期刊文献+
共找到40篇文章
< 1 2 >
每页显示 20 50 100
封装基板关键技术进展及展望
1
作者 杨宏强 方建敏 李光耀 《微纳电子技术》 2025年第5期1-14,共14页
封装基板是半导体封装过程中广泛使用的基础材料之一。首先阐述了基板的起源、种类(单块和单元基板)、应用和组成;之后从先进基板制造工艺角度,详细分析了线路图形工艺(减成法、改进半加成法和半加成法)、芯板结构(有芯、无芯)、内置元... 封装基板是半导体封装过程中广泛使用的基础材料之一。首先阐述了基板的起源、种类(单块和单元基板)、应用和组成;之后从先进基板制造工艺角度,详细分析了线路图形工艺(减成法、改进半加成法和半加成法)、芯板结构(有芯、无芯)、内置元器件(有源、无源)以及最近兴起的玻璃芯基板、多层布线芯板基板的应用场景、制作方法和工艺能力;最后从基板类型和应用角度,展望了先进基板关键技术的未来趋势。 展开更多
关键词 线路图形工艺 无芯基板 内置元器件基板 玻璃芯基板 多层布线芯板基板 关键技术趋势
在线阅读 下载PDF
高阶显微分析技术在CDM失效问题上的应用
2
作者 晁拴社 林欣毅 +4 位作者 何潇 梅娜 杨丹 王梦华 欧阳可青 《半导体技术》 CAS 北大核心 2024年第10期934-939,共6页
带电器件模型(CDM)是引起静电放电(ESD)失效问题的主要模型,特别是先进制程和高速射频电路,CDM的故障定位与根因分析对优化ESD设计和改善ESD防护至关重要。借助高阶显微分析技术,如等离子体聚焦离子束(PFIB)、导电原子力显微镜(C-AFM)... 带电器件模型(CDM)是引起静电放电(ESD)失效问题的主要模型,特别是先进制程和高速射频电路,CDM的故障定位与根因分析对优化ESD设计和改善ESD防护至关重要。借助高阶显微分析技术,如等离子体聚焦离子束(PFIB)、导电原子力显微镜(C-AFM)、电子束感应电流(EBIC)、透射电子显微镜(TEM),可以快速准确地定位失效位置并确认失效机理。通过分析先进制程芯片射频电路增益降低问题,确定了CDM泄放路径与失效形貌,并解释了CDM的损伤机理。通过高阶显微分析技术研究CDM失效问题,有助于优化ESD防护电路,提高芯片可靠性。 展开更多
关键词 带电器件模型(CDM) 先进制程 高阶显微分析技术 泄放路径 失效形貌
在线阅读 下载PDF
使用Cadence AI技术加速验证效率提升
3
作者 徐加山 姚舒雨 徐志磊 《电子技术应用》 2024年第8期32-36,共5页
随着硬件设计规模和复杂程度的不断增加,验证收敛的挑战难度不断增大,单纯依靠增加CPU核数量并行测试的方法治标不治本。如何在投片前做到验证关键指标收敛,是验证工程师面对的难题。为解决这一难题,提出了采用人工智能驱动的验证EDA工... 随着硬件设计规模和复杂程度的不断增加,验证收敛的挑战难度不断增大,单纯依靠增加CPU核数量并行测试的方法治标不治本。如何在投片前做到验证关键指标收敛,是验证工程师面对的难题。为解决这一难题,提出了采用人工智能驱动的验证EDA工具和生成式大模型两种提效方案,其中EDA工具有Cadence利用人工智能驱动的Verisium apps和采用机器学习技术Xcelium ML,前者用来提升验证故障定位效率,包括Verisium AutoTriage、Verisium SemanticDiff、Verisium WaveMiner等,后者可用来提升验证覆盖率收敛效率。生成式大模型可辅助智能debug和自动生成验证用例,主要介绍各实现方案,并给出了项目实验提升结果。 展开更多
关键词 IC验证 人工智能 Verisium apps 效率提升
在线阅读 下载PDF
全球封装载板市场近况分析及展望
4
作者 杨宏强 方建敏 +1 位作者 陈阳 李光耀 《印制电路信息》 2025年第3期1-6,共6页
封装载板是半导体封装过程中广泛使用的基础材料之一,近年来全球载板的供需波动较大。首先,介绍载板的起源、演进、种类、应用和行业典型特点;其次,分析近年来全球载板市场的总体状况,以及基于2024年前三季度全球基板的产值数据,勾勒全... 封装载板是半导体封装过程中广泛使用的基础材料之一,近年来全球载板的供需波动较大。首先,介绍载板的起源、演进、种类、应用和行业典型特点;其次,分析近年来全球载板市场的总体状况,以及基于2024年前三季度全球基板的产值数据,勾勒全球载板行业的产地分布和地域特点;第三,阐述近年来全球载板行业从供不应求到供过于求的深层次原因,客观评估全球载板产值领先企业的产品布局;最后,结合半导体行业的发展趋势,预测中短期全球载板市场的供需前景,预计2025—2028年封装载板行业产值将恢复上涨,至2028年将接近2022年的历史最高水平。 展开更多
关键词 封装载板市场 行业特点 供需波动 产品布局 展望
在线阅读 下载PDF
Chiplet关键技术与挑战 被引量:10
5
作者 李乐琪 刘新阳 庞健 《中兴通讯技术》 2022年第5期57-62,共6页
半导体产业正在进入后摩尔时代,Chiplet应运而生。介绍了Chiplet技术现状与接口标准,阐述了应用于Chiplet的先进封装种类:多芯片模块(MCM)封装、2.5D封装和3D封装,并从技术特征、应用场景等方面介绍了这些封装技术的进展。提出了未来发... 半导体产业正在进入后摩尔时代,Chiplet应运而生。介绍了Chiplet技术现状与接口标准,阐述了应用于Chiplet的先进封装种类:多芯片模块(MCM)封装、2.5D封装和3D封装,并从技术特征、应用场景等方面介绍了这些封装技术的进展。提出了未来发展Chiplet的重要性和迫切性,认为应注重生态建设,早日建立基于Chiplet的技术标准。 展开更多
关键词 Chiplet 2.5D封装 3D封装 先进封装
在线阅读 下载PDF
集成电路产业技术发展趋势探讨 被引量:2
6
作者 刘新阳 晁沛荫 李婷宇 《中兴通讯技术》 2023年第6期66-70,共5页
集成电路产业已成为全球科技竞争的焦点之一。产业链地图上的主要成员均在尝试强链补链,加强自身竞争优势,降低供应链风险。数十年来的集成电路全球化发展趋势发生逆转,进一步增大了需求和供应的不确定性。中国建设自立自强的集成电路... 集成电路产业已成为全球科技竞争的焦点之一。产业链地图上的主要成员均在尝试强链补链,加强自身竞争优势,降低供应链风险。数十年来的集成电路全球化发展趋势发生逆转,进一步增大了需求和供应的不确定性。中国建设自立自强的集成电路产业更加迫切,需要走可持续发展路线,支撑各行业的产业数字化,提升全球竞争力。从技术发展趋势来看,中国要坚持双循环,在先进工艺、先进封装、架构创新等方面进行多路径创新,坚持多样化发展,摆脱路径依赖。 展开更多
关键词 宏观环境 产业链 先进工艺 先进封装 领域定制架构 异构设计
在线阅读 下载PDF
计算机网络通信中的路由技术 被引量:3
7
作者 王思宇 《新型工业化》 2022年第2期29-31,共3页
计算机网络技术的快速发展与应用,已经成为现阶段时代发展的特点,IP网络作为重要代表性成果,已在全球网络的应用中展示出其重要价值。计算机网络路由技术的应用可完成重要信息传递,在实时完成通信任务的过程中,选择最佳传输路径是路由... 计算机网络技术的快速发展与应用,已经成为现阶段时代发展的特点,IP网络作为重要代表性成果,已在全球网络的应用中展示出其重要价值。计算机网络路由技术的应用可完成重要信息传递,在实时完成通信任务的过程中,选择最佳传输路径是路由器工作的运行原则,可将网络保持在平稳运行状态。在该应用中,路由技术启动内部机制构建网络,充分发挥高效实时的传递效果。目前在使用计算机网络通信时,最佳路径需要通过计算得到,路由器则在此运作中起到辅助作用,可快速确定最佳的路径方案,从而提高数据信息的实时传递速度并保证过程安全。 展开更多
关键词 计算机网络 网络通信 路由技术
在线阅读 下载PDF
电子信息工程综合实践中信号处理系统的应用 被引量:5
8
作者 冯则胡 《数字通信世界》 2020年第8期188-189,共2页
计算机技术的发展在社会的信息传播和各个领域的技术突破中都起着至关重要的作用。信号处理系统十分灵活,处理效率极高,还拥有很高的集成性,因此在电子信息工程综合实践中意义极大。信号处理系统自投入了信工综合实践后,基于数字信号处... 计算机技术的发展在社会的信息传播和各个领域的技术突破中都起着至关重要的作用。信号处理系统十分灵活,处理效率极高,还拥有很高的集成性,因此在电子信息工程综合实践中意义极大。信号处理系统自投入了信工综合实践后,基于数字信号处理的信息处理系统得到了广泛的认可,并普遍应用。文章简要介绍了信号处理系统,并讨论了其优势与应用。 展开更多
关键词 电子信息工程 综合实践 信号处理系统
在线阅读 下载PDF
计算机信息安全技术及防护措施分析 被引量:4
9
作者 李甜 王军润 敖兴武 《通讯世界》 2017年第6期132-132,共1页
随着经济的不断发展,计算机技术也被各个行业领域广泛应用,但随之而来的是计算机安全的问题,所以加强计算机信息网络安全有十分重要的现实意义。本文就是对计算机信息安全技术以及存在的问题进行了具体分析,并提出了相应的预防措施。
关键词 计算机 信息安全技术 防范措施
在线阅读 下载PDF
5G产品先进封测技术需求及挑战 被引量:2
10
作者 方建敏 梅娜 孙拓北 《中国集成电路》 2020年第3期35-37,共3页
1全球半导体封装技术的演进与发展及5G产品高速需求世界半导体产业历经了近一个世纪的演进,基本上是伴随着摩尔定律而往前推进(即每隔18个到24个月晶体管的数量增加一倍,成本降低一半),特别是近半个世纪更获得飞速发展;其中,封装形式也... 1全球半导体封装技术的演进与发展及5G产品高速需求世界半导体产业历经了近一个世纪的演进,基本上是伴随着摩尔定律而往前推进(即每隔18个到24个月晶体管的数量增加一倍,成本降低一半),特别是近半个世纪更获得飞速发展;其中,封装形式也从传统的四侧无引脚扁平封装(Quad Flat non-leaded package,QFN)、四侧引脚扁平封装(Quad Flat Package,QFP)和球栅阵列(Ball Grid Array,BGA),发展到芯片级封装(Chip Scale Package,CSP)、系统级封装(System in Package,SiP)、晶圆级封装(Wafer Level Package,WLP)以及堆叠封装(Package on Package,POP),随着半导体工艺技术发展至近期的7nm,甚至是5nm/3nm工艺的后摩尔时代,先进封装在半导体产业链的重要性逐步被提升,被认为是延续摩尔定律生命周期的关键举措之一。 展开更多
关键词 扁平封装 芯片级封装 半导体封装 晶圆级封装 系统级封装 球栅阵列 先进封装 摩尔定律
在线阅读 下载PDF
使用Xcelium Machine Learning技术加速验证覆盖率收敛
11
作者 植玉 马业欣 徐嵘 《电子技术应用》 2023年第8期19-23,共5页
随着设计越来越复杂,受约束的随机化验证方法已成为验证的主流方法。一般地,验证激励做到不违反spec描述条件下尽量随机,这样验证能跑到的空间才更充分。但是,这给功能覆盖率收敛带来极大挑战,为解决这一难题,Cadence率先推出了仿真器... 随着设计越来越复杂,受约束的随机化验证方法已成为验证的主流方法。一般地,验证激励做到不违反spec描述条件下尽量随机,这样验证能跑到的空间才更充分。但是,这给功能覆盖率收敛带来极大挑战,为解决这一难题,Cadence率先推出了仿真器的机器学习功能——Xcelium Machine Learning,采用机器学习技术让功能覆盖率快速收敛,大大提高验证仿真效率。介绍了Xcelium Machine Learning的使用流程,并给出在相同模拟(simulation)验证环境下应用Machine Learning前后情况对比。最后Machine Learning在模拟(simulation)验证中的应用前景进行了展望。 展开更多
关键词 随机测试 受约束的随机 功能覆盖率 机器学习 仿真
在线阅读 下载PDF
3D IC系统架构概述
12
作者 陈昊 谢业磊 +1 位作者 庞健 欧阳可青 《中兴通讯技术》 北大核心 2024年第S01期76-83,共8页
随着芯片制造工艺接近物理极限,使用多Die堆叠的三维集成电路(3D IC)已经成为延续摩尔定律的最佳途径之一。利用3D IC将芯片垂直堆叠集成,可以极大程度降低互联长度,提升互联带宽。详细介绍了一些常见的3D IC系统架构方案,说明了使用不... 随着芯片制造工艺接近物理极限,使用多Die堆叠的三维集成电路(3D IC)已经成为延续摩尔定律的最佳途径之一。利用3D IC将芯片垂直堆叠集成,可以极大程度降低互联长度,提升互联带宽。详细介绍了一些常见的3D IC系统架构方案,说明了使用不同3D架构对于整体芯片系统在性能、功耗等方面的优势,也列举了在物理实现、封装测试、工艺能力等方面的挑战。最后综述了一些业内使用3D IC的典型产品,并介绍了这些产品的系统架构、典型参数、适用领域,以及使用3D IC后给产品带来的竞争力提升情况。针对业界现状,认为应该把握机遇,不惧挑战,实现弯道超车。 展开更多
关键词 三维集成电路 三维堆叠芯片 三维片上系统 存储堆叠逻辑 逻辑堆叠逻辑
在线阅读 下载PDF
Virtuoso iQuantus Insight及Quantus Insight流程在FINFET先进工艺项目中加速后仿迭代的应用
13
作者 李祉怡 孙航 +2 位作者 丁学伟 张慧丽 曾义 《电子技术应用》 2024年第8期26-31,共6页
随着工艺演进,尺寸进一步缩小带来了更多寄生通路和更大的寄生电阻,后仿结果和前仿相去甚远。如何快速缩小前后仿之间的差距成为重要课题。传统设计中只能通过Quantus Extracted View相对直观地对寄生进行分析,无法更详细地进行分析,这... 随着工艺演进,尺寸进一步缩小带来了更多寄生通路和更大的寄生电阻,后仿结果和前仿相去甚远。如何快速缩小前后仿之间的差距成为重要课题。传统设计中只能通过Quantus Extracted View相对直观地对寄生进行分析,无法更详细地进行分析,这成为设计者们面临的艰巨挑战。同时,后仿发现问题,只能通过“修改电路-版图迭代-再次后仿”反复优化,迭代周期长,如何降低时间成本成为各公司关注的重点。Virtuoso iQuantus Insight(ViQI)/Quantus Insight(QI)可基于寄生网表文件进行寄生分析及结果可视化。工程师可借此对寄生进行准确的分析及假设,无需版图迭代,即可进行设计优化。讨论了如何通过ViQI/QI工具在FINFET先进工艺项目中实现快速的后仿迭代,大幅提高工作效率。 展开更多
关键词 Virtuoso iQuantus Insight Quantus Insight 后仿网表分析 寄生假设 快速迭代
在线阅读 下载PDF
基于AI加速的可复用FPV平台库
14
作者 商思航 江瑷珲 +1 位作者 彭云霞 徐加山 《电子技术应用》 2024年第8期37-41,共5页
形式验证FPV可将DUT抽象为状态空间进行遍历,针对动态仿真难以随机到的边界场景、异常场景和复杂组合场景可提高收敛速度,增强验证质量。但高质量Property开发对验证人员能力有较高的要求。面对该挑战,基于Cadence公司Jaspergold ABVIP... 形式验证FPV可将DUT抽象为状态空间进行遍历,针对动态仿真难以随机到的边界场景、异常场景和复杂组合场景可提高收敛速度,增强验证质量。但高质量Property开发对验证人员能力有较高的要求。面对该挑战,基于Cadence公司Jaspergold ABVIP提出了一种可复用FPV平台库解决方案,可在不同模块之间重用,降低FPV验证平台搭建时间,提升Property质量,同时借助其AI工具Proof Master生成加速Proven效率的database。FPV平台库+AI Database已在中兴微电子某车规项目落地并复用,发现动态仿真遗漏的4个故障。Proof Master可应用于项目全周期内,回归效率平均提升80.17%,FPV平台库+AI database可提升FPV初次Proven效率44.96%。与此同时对生成式大模型提升Property编写效率做了一定探讨。 展开更多
关键词 形式验证 生成式大模型 AI Jaspergold
在线阅读 下载PDF
基于Cerebrus的Genus+Innovus流程的功耗面积优化
15
作者 汪锋刚 晋亚紧 +1 位作者 周国华 刘宇峥 《电子技术应用》 2024年第8期21-25,共5页
对于性能功耗面积(PPA)的追求已成为IC芯片设计的共识,尤其是发展到先进工艺节点,PPA已成为IC设计综合性能的重要指标,尤其是对于大型SoC芯片中clone很多次的模块,对于PPA的追求变得更加极致。介绍了基于Cadence公司的Genus工具和Cereb... 对于性能功耗面积(PPA)的追求已成为IC芯片设计的共识,尤其是发展到先进工艺节点,PPA已成为IC设计综合性能的重要指标,尤其是对于大型SoC芯片中clone很多次的模块,对于PPA的追求变得更加极致。介绍了基于Cadence公司的Genus工具和Cerebrus工具,通过综合阶段与后端PR各个阶段的优化,共同提升PPA的优化方案。最终结果显示,在时序及DRC基本收敛的情况下,使用Cerebrus工具相比Innovus可以使功耗降低3.5%,面积降低3.1%,使用Genus+Innovus流程可以使功耗降低6.4%,面积降低8.5%,极大地降低了芯片的面积及功耗。 展开更多
关键词 芯片设计 Genus工具 Cerebrus工具 PPA优化
在线阅读 下载PDF
智慧家庭的VR全景视频业务实现 被引量:6
16
作者 罗传飞 孔德辉 +2 位作者 刘翔凯 徐科 杨浩 《电信科学》 北大核心 2017年第10期185-193,共9页
全景视频作为一种新的视频格式极大程度地改变了用户观看视频的方式,可以提升智慧家庭在视频领域的用户体验。IPTV良好的解码能力以及优异的网络支撑等优势对全景视频的应用推广具有积极作用。结合VR全景视频的特点,分析了超高分辨率全... 全景视频作为一种新的视频格式极大程度地改变了用户观看视频的方式,可以提升智慧家庭在视频领域的用户体验。IPTV良好的解码能力以及优异的网络支撑等优势对全景视频的应用推广具有积极作用。结合VR全景视频的特点,分析了超高分辨率全景视频在IPTV平台中的技术挑战,同时基于FOV视点自适应框架,结合MCTS编码、多分辨率和多tile视频分发和终端根据视点部分解码tile技术,给出一种IPTV超高分辨率全景业务实现方案。 展开更多
关键词 智慧家庭 全景视频 IPTV 虚拟现实
在线阅读 下载PDF
高输出功率高线性度5G毫米波功率放大器研究与设计 被引量:1
17
作者 王喜瑜 刘新阳 +4 位作者 欧阳可青 胡劼 陆敏 陈志林 马宵宵 《中国集成电路》 2023年第3期58-64,共7页
本文针对5G毫米波功率放大器(Power amplifier, PA)高输出功率和高线性度的需求,对PA功率和线性度受限机理进行了深入分析。在此基础上,提出了一种采用峰化电感技术和两路合成结构提升输出功率,以及采用PMOS补偿电容、二阶谐波和低阻抗... 本文针对5G毫米波功率放大器(Power amplifier, PA)高输出功率和高线性度的需求,对PA功率和线性度受限机理进行了深入分析。在此基础上,提出了一种采用峰化电感技术和两路合成结构提升输出功率,以及采用PMOS补偿电容、二阶谐波和低阻抗网络来改善宽带调制下线性度的PA电路。基于5G毫米波26GHz频段应用,该PA采用65nm CMOS SOI工艺进行实现。测试结果表明,该PA在26GHz,实现了20.8dBm的OP1dB和21.3dBm的Psat,峰值PAE为26.15%。在调制信号测试中,使用5G NR 400 MHz 1-CC 64-QAM和256-QAM OFDM信号,该PA支持5%和3%的均方根误差矢量幅度(EVM),和实现平均输出功率(Pavg)分别为15.5dBm和14.4dBm。 展开更多
关键词 毫米波(mmW) 26GHz 第五代(5G) 新型无线电(NR) 功率放大器(PA) 256-QAM 线性度
在线阅读 下载PDF
5G半导体产业发展和创新趋势思考 被引量:9
18
作者 刘新阳 《中兴通讯技术》 2021年第4期51-52,共2页
5G是引领未来科技发展的基础通信技术,更是经济和社会发展的基础保障。5G芯片技术及其行业发展将会是这场科技浪潮的重点。在5G和人工智能(AI)等技术促进设备连接数量和规模爆发式增长的同时,人工智能物联网(AIoT)、新型终端、新能源/... 5G是引领未来科技发展的基础通信技术,更是经济和社会发展的基础保障。5G芯片技术及其行业发展将会是这场科技浪潮的重点。在5G和人工智能(AI)等技术促进设备连接数量和规模爆发式增长的同时,人工智能物联网(AIoT)、新型终端、新能源/无人驾驶汽车等新兴领域都对芯片技术提出了新的要求。在传统摩尔定律下,尺寸微缩逼近物理与经济极限,新型器件、先进封装、第3代半导体等新技术和新材料将引领半导体产业走向新的产业格局。 展开更多
关键词 5G 芯片 创新机遇
在线阅读 下载PDF
Concurrent Multi-die Optimization物理实现方案的应用
19
作者 黄彤彤 陈昊 +5 位作者 武辰飞 许立新 徐国治 李玉童 周国华 欧阳可青 《电子技术应用》 2023年第8期30-35,共6页
随着芯片制造工艺不断接近物理极限,使用多die堆叠的3DIC Chiplets设计已经成为延续摩尔定律的最佳途径之一。Integrity 3D-IC平台将设计规划、物理实现和系统分析统一集成于单个管理界面中,为3D设计提供了系统完善的解决方案。其中传统... 随着芯片制造工艺不断接近物理极限,使用多die堆叠的3DIC Chiplets设计已经成为延续摩尔定律的最佳途径之一。Integrity 3D-IC平台将设计规划、物理实现和系统分析统一集成于单个管理界面中,为3D设计提供了系统完善的解决方案。其中传统的die-by-die流程在3D结构建立后分别对两个die进行2D物理实现,同时工具也开发了多die协同(concurrent multidie)的物理实现流程,并行式进行多颗die的布局布线。此工作在实际项目中,使用Cadence Integrity 3D-IC工具,针对性地建立concurrent multidie的流程,将两颗die在同一个设计中实现并行摆放、3D结构单元(Hybrid Bonding bump)的位置优化、时钟树综合和绕线。协同优化的3D物理实现方案相比于die-bydie方案在设计整体结果上有更好的表现。 展开更多
关键词 Integrity 3D-IC 多芯片协同摆放 3DIC
在线阅读 下载PDF
基于Innovus工具的IR Drop自动化修复 被引量:3
20
作者 万健 王硕 +4 位作者 邱欢 陈飞阳 叶林 武辰飞 欧阳可青 《电子技术应用》 2021年第8期43-47,共5页
在先进工艺节点下,芯片电源网络的电阻增加和高密度的晶体管同时翻转会在VDD和VSS上产生电压降(IR Drop),导致芯片产生时序问题和功能性障碍。采用基于Innovus工具的三种自动化IR Drop修复流程在PR(Placement and Route)阶段优化模块的... 在先进工艺节点下,芯片电源网络的电阻增加和高密度的晶体管同时翻转会在VDD和VSS上产生电压降(IR Drop),导致芯片产生时序问题和功能性障碍。采用基于Innovus工具的三种自动化IR Drop修复流程在PR(Placement and Route)阶段优化模块的动态IR Drop。结果表明,Pegasus PG Fix Flow和IR-Aware Placement这两种方法能分别修复设计的48%和33.8%的IR Drop违例,且不会恶化时序和DRC(Design Rule Check),而IR-Aware PG Strape Addition这种方法的优化力度相对较小,且会使DRC有较大程度的恶化。 展开更多
关键词 芯片设计 Innovus工具 IR Drop修复
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部