期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
一种带有自适应鉴相型电压电流转换模块的40 Gbit/s PAM4时钟数据恢复电路设计
1
作者 王看民 徐卫林 +4 位作者 韦雪明 韦保林 李海鸥 谢镭僮 刘程斌 《电子器件》 2024年第6期1485-1492,共8页
为了降低传统Bang-Bang型四脉冲幅度调制(PAM4)时钟数据恢复电路(CDR)在锁定后由于非线性引入的抖动,提出了一种自适应鉴相型电压电流转换模块,在基于锁相环的四分之一速率架构下,通过对数据边沿采样模块并行输出的9组鉴相信息进行求和... 为了降低传统Bang-Bang型四脉冲幅度调制(PAM4)时钟数据恢复电路(CDR)在锁定后由于非线性引入的抖动,提出了一种自适应鉴相型电压电流转换模块,在基于锁相环的四分之一速率架构下,通过对数据边沿采样模块并行输出的9组鉴相信息进行求和,动态输出多级电流,在未锁定阶段加大电流,加快锁定速度;在锁定阶段减小电流,降低抖动。40 nm CMOS工艺下的设计仿真结果表明,提出的PAM4 CDR在串行数据速率40 Gbit/s下工作时恢复时钟峰峰抖动为1.1 ps,与传统1/4速率架构PAM4 CDR相比具有锁定快抖动小的优点。 展开更多
关键词 四脉冲幅度调制 时钟数据恢复 四分之一速率 锁相环 自适应
在线阅读 下载PDF
一种三环结构高效率的数字LDO电路
2
作者 徐洪 韦保林 +4 位作者 宣艳 徐卫林 韦雪明 李海鸥 段吉海 《微电子学与计算机》 2023年第12期110-116,共7页
设计了一种采用0.18µm互补金属氧化物半导体(CMOS)工艺制作的三环结构无片外电容数字低压差线性稳压器(LDO)电路,主要在控制方式进行创新,针对不同的输出电压范围采取相应的环路进行调整.电路的功率MOS管阵列按MOS管尺寸,分为大(L... 设计了一种采用0.18µm互补金属氧化物半导体(CMOS)工艺制作的三环结构无片外电容数字低压差线性稳压器(LDO)电路,主要在控制方式进行创新,针对不同的输出电压范围采取相应的环路进行调整.电路的功率MOS管阵列按MOS管尺寸,分为大(L)、中(M)、小(S)3组,设计的控制方式使环路可根据负载变化迅速切换,使得电路具有快速的瞬态响应,较强的带负载能力,较低的输出电压纹波和功耗,转换效率最高可达88.9%.在1.8 V输入电压下的后仿真结果表明,负载电流在2~60 mA之间突变时,电路的下冲电压为95 mV,过冲电压为80 mV,恢复时间小于1.7µs,稳态下的输出电压纹波小于2.0 mV,总体静态电流约为43µA.该数字LDO的输入电压范围为1~1.8 V,输出电压范围为0.8~1.6V,内部集成10pF电容,品质因素FOM仅为0.009pF. 展开更多
关键词 三环结构 低压差线性稳压器 低输出电压纹波 无片外电容 带负载能力强 数字集成电路
在线阅读 下载PDF
一种双环快速瞬态响应无片外电容LDO
3
作者 奥鹏龙 李海鸥 +1 位作者 徐卫林 王媛 《微电子学与计算机》 2024年第8期115-120,共6页
针对传统低压差线性稳压器(LDO)需要离片大电容的不足,基于180 nm CMOS工艺设计了一款双环快速瞬态响应的无片外电容LDO。该LDO采用极点分裂技术,以保证在不同负载电流情况下的稳定性,并通过瞬态增强电路检测输出电压的波动来为功率管... 针对传统低压差线性稳压器(LDO)需要离片大电容的不足,基于180 nm CMOS工艺设计了一款双环快速瞬态响应的无片外电容LDO。该LDO采用极点分裂技术,以保证在不同负载电流情况下的稳定性,并通过瞬态增强电路检测输出电压的波动来为功率管栅极提供额外充、放电电路,以减小系统的过冲电压。同时,在传统模拟环路的基础上增加了数字辅助环路,以提升LDO的最大负载电流。仿真结果表明,当电源电压为1.8 V,输出电压为1.5 V,该LDO负载电流最大值为275 mA,空载静态电流为39μA。负载电流1~250 mA在1μs的时间跳变时,上冲电压为66 mV,下冲电压为77 mV。结果表明LDO的带载能力、瞬态响应性能在双环路加持下得到显著提升。 展开更多
关键词 无片外电容 低压差线性稳压器 极点分裂 瞬态增强
在线阅读 下载PDF
一种电流失配自适应补偿宽带锁相环设计 被引量:3
4
作者 韦雪明 梁东梅 +2 位作者 谢镭僮 尹仁川 李力锋 《半导体技术》 CAS 北大核心 2023年第6期500-505,526,共7页
针对宽带自偏置锁相环(PLL)中存在严重的电荷泵电流失配问题,提出了一种电流失配自适应补偿自偏置锁相环。锁相环通过放大并提取参考时钟与反馈时钟的锁定相位误差脉冲,利用误差脉冲作为误差判决电路的控制时钟,通过逐次逼近方法自适应... 针对宽带自偏置锁相环(PLL)中存在严重的电荷泵电流失配问题,提出了一种电流失配自适应补偿自偏置锁相环。锁相环通过放大并提取参考时钟与反馈时钟的锁定相位误差脉冲,利用误差脉冲作为误差判决电路的控制时钟,通过逐次逼近方法自适应控制补偿电流的大小,逐渐减小鉴相误差,从而减小了锁相环输出时钟信号抖动。锁相环基于40 nm CMOS工艺进行设计,后仿真结果表明,当输出时钟频率为5 GHz时,电荷泵输出噪声从-115.7 dBc/Hz@1 MHz降低至-117.7 dBc/Hz@1 MHz,均方根抖动从4.6 ps降低至1.6 ps,峰峰值抖动从10.3 ps降低至4.7 ps。锁相环输出时钟频率为2~5 GHz时,补偿电路具有良好的补偿效果。 展开更多
关键词 电荷泵失配电流 电流补偿 自适应控制 自偏置锁相环(PLL) 抖动
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部