基于条件预充电技术,设计了一种高速低功耗真单相时钟触发器。在存在冗余开关活动的关键路径中,通过增加场效应管和控制条件,控制内部节点的冗余预充电活动;通过消除冗余结构,消除冗余的场效应管,从而改善电路结构,降低功耗和总功耗延...基于条件预充电技术,设计了一种高速低功耗真单相时钟触发器。在存在冗余开关活动的关键路径中,通过增加场效应管和控制条件,控制内部节点的冗余预充电活动;通过消除冗余结构,消除冗余的场效应管,从而改善电路结构,降低功耗和总功耗延时积。通用电路分析程序(simulation program with integrated circuit emphasis,HSPICE)仿真结果表明,在100 MHz的工作频率与低阈值电压下,触发器功耗低至158.6127 nW、总功耗延时积低至0.048735 fJ,电路具有正确的逻辑功能,且在功耗、延迟方面均优于近几年提出的电路。展开更多
功耗攻击是一种通过统计电路的功耗信息得到敏感数据信息的攻击手段。作为电路的重要组成单元,触发器的抗功耗攻击水平与电路的安全性能息息相关,为此提出一种抗功耗攻击型触发器。通过引入“预充电-求值-放电”三阶段逻辑,提出了改进...功耗攻击是一种通过统计电路的功耗信息得到敏感数据信息的攻击手段。作为电路的重要组成单元,触发器的抗功耗攻击水平与电路的安全性能息息相关,为此提出一种抗功耗攻击型触发器。通过引入“预充电-求值-放电”三阶段逻辑,提出了改进型的三阶段动态电流模式逻辑D触发器(improved three-phase dynamic current mode logic-based D flip-flop,TDyCML_FF),避免了因负载电容不均衡引起的电路功耗不恒定等安全问题。同时对三阶段逻辑结构进行了改进,由电路内部节点信号生成放电信号,从而避免通过减缓时钟频率或消除放电信号对其进行攻击,提高了电路的抗功耗攻击性能。通过Hspice仿真实验,并引入归一化能量偏差(NED)和归一化标准偏差(NSD)2个量化参数,将TDyCML_FF感应放大逻辑触发器(SABL_FF)、三阶段双轨预充电逻辑触发器(TDPL_FF)等抗功耗攻击型触发器进行了对比,证明TDyCML_FF具有较高的抗功耗攻击性能。展开更多
文摘基于条件预充电技术,设计了一种高速低功耗真单相时钟触发器。在存在冗余开关活动的关键路径中,通过增加场效应管和控制条件,控制内部节点的冗余预充电活动;通过消除冗余结构,消除冗余的场效应管,从而改善电路结构,降低功耗和总功耗延时积。通用电路分析程序(simulation program with integrated circuit emphasis,HSPICE)仿真结果表明,在100 MHz的工作频率与低阈值电压下,触发器功耗低至158.6127 nW、总功耗延时积低至0.048735 fJ,电路具有正确的逻辑功能,且在功耗、延迟方面均优于近几年提出的电路。
文摘功耗攻击是一种通过统计电路的功耗信息得到敏感数据信息的攻击手段。作为电路的重要组成单元,触发器的抗功耗攻击水平与电路的安全性能息息相关,为此提出一种抗功耗攻击型触发器。通过引入“预充电-求值-放电”三阶段逻辑,提出了改进型的三阶段动态电流模式逻辑D触发器(improved three-phase dynamic current mode logic-based D flip-flop,TDyCML_FF),避免了因负载电容不均衡引起的电路功耗不恒定等安全问题。同时对三阶段逻辑结构进行了改进,由电路内部节点信号生成放电信号,从而避免通过减缓时钟频率或消除放电信号对其进行攻击,提高了电路的抗功耗攻击性能。通过Hspice仿真实验,并引入归一化能量偏差(NED)和归一化标准偏差(NSD)2个量化参数,将TDyCML_FF感应放大逻辑触发器(SABL_FF)、三阶段双轨预充电逻辑触发器(TDPL_FF)等抗功耗攻击型触发器进行了对比,证明TDyCML_FF具有较高的抗功耗攻击性能。
