期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一款直流偏移自校准的多模数模转换器 被引量:1
1
作者 林雁飞 徐肯 +1 位作者 梁振 叶晖 《半导体技术》 CAS 北大核心 2019年第7期511-519,共9页
设计了一款应用于GSM/WCDMA/LTE发射机中的多模10 bit数模转换器(DAC),该DAC采用了5+5的分段式电阻型结构,达到面积和性能优化折中。通过数字可编程设计,该DAC可根据不同带宽和数据率的要求合理地控制偏置电流的大小,实现不同应用场景... 设计了一款应用于GSM/WCDMA/LTE发射机中的多模10 bit数模转换器(DAC),该DAC采用了5+5的分段式电阻型结构,达到面积和性能优化折中。通过数字可编程设计,该DAC可根据不同带宽和数据率的要求合理地控制偏置电流的大小,实现不同应用场景的低功耗目标。此外,该DAC还集成了一款改进的直流偏移自校准电路,将发射机本振泄露的抑制提高了20 dB以上。而且,直流偏移自校准在芯片上电期间完成,既不影响通道的正常工作,又不消耗额外的功耗,解决了现有的技术问题。该DAC采用0.13μm 1P4M CMOS工艺进行设计和流片,占用芯片面积小于0.1 mm^2。测试结果表明,该DAC在0.1~10 MHz的信号带宽下,具有63.0~76.8 dB的信噪失真比(SNDR)和67.9~77.9 dB的无杂散动态范围(SFDR);在1.5 V的供电电压下的最大功耗为2.2 mW。 展开更多
关键词 数模转换器(DAC) 分段式结构 直流偏移 自校准 多模 发射机
在线阅读 下载PDF
基于极性发射机的两点调制锁相环的设计 被引量:2
2
作者 梁振 李斌 +2 位作者 黄沫 徐肯 叶晖 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2019年第2期9-15,共7页
采用0.11μm 1P6M CMOS工艺设计与研究了一款适用于蓝牙极性调制发射机的两点调制锁相环.为了校正锁相环中两个相位调制路径的环路增益,降低采用该锁相环的发射机的频移键控误差,提出了一种新型的增益校正方法,并基于该方法设计了低相... 采用0.11μm 1P6M CMOS工艺设计与研究了一款适用于蓝牙极性调制发射机的两点调制锁相环.为了校正锁相环中两个相位调制路径的环路增益,降低采用该锁相环的发射机的频移键控误差,提出了一种新型的增益校正方法,并基于该方法设计了低相位噪声、低锁定时间的两点调制锁相环电路.芯片的测试结果表明,当压控振荡器震荡在4.8 GHz时,该锁相环在偏离4.8 GHz 10 kHz、1 MHz和3 MHz时的相位噪声依次为-83、-108和-114 dBc/Hz,采用该锁相环的极性调制发射机发射0 dBm信号时频移键控误差为2.97%,该锁相环的芯片面积为0.32 mm^2,整体性能满足蓝牙射频芯片测试规范要求. 展开更多
关键词 蓝牙发射机 极性调制 两点调制 锁相环 压控振荡器
在线阅读 下载PDF
基于TD-LTE终端的连续时间ΣΔ ADC的设计
3
作者 黄沫 陈弟虎 +2 位作者 叶晖 徐肯 郭建平 《中山大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第5期8-13,共6页
为了降低TD-LTE终端功耗,采用0.13-μm CMOS工艺实现了一款基于TD-LTE终端的连续时间ΣΔADC。采用该ADC的TD-LTE接收机省去了传统接收机中的低通滤波器,节省了功耗。该ADC采用了3阶、3位量化的结构,并用较简单的方法实现了多余环路延迟... 为了降低TD-LTE终端功耗,采用0.13-μm CMOS工艺实现了一款基于TD-LTE终端的连续时间ΣΔADC。采用该ADC的TD-LTE接收机省去了传统接收机中的低通滤波器,节省了功耗。该ADC采用了3阶、3位量化的结构,并用较简单的方法实现了多余环路延迟(ELD)的补偿。该ADC的硅片测试结果显示在TD-LTE的20 MHz带宽下实现了66 dB的动态范围,功耗为25.1 mA。 展开更多
关键词 TD-LTE ∑△ ADC 连续时间 多余环路延迟(ELD)
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部