期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
基于GaAs STATZ模型的RF MOSFET DC建模技术 被引量:2
1
作者 程加力 韩波 +2 位作者 李寿林 翟国华 高建军 《半导体技术》 CAS CSCD 北大核心 2011年第8期591-594,603,共5页
STATZ模型是表征GaAsMESFET特性的常用模型,具有表达式简洁、参数少的优点。通过尝试将STATZ模型用于表征射频MOSFET的直流特性,提取并在ADS软件中优化了STATZ直流模型的参数。为了提高仿真精度,模型必须考虑晶体管漏极与源极的寄生电阻... STATZ模型是表征GaAsMESFET特性的常用模型,具有表达式简洁、参数少的优点。通过尝试将STATZ模型用于表征射频MOSFET的直流特性,提取并在ADS软件中优化了STATZ直流模型的参数。为了提高仿真精度,模型必须考虑晶体管漏极与源极的寄生电阻,根据MOSFET处于强反型区且漏-源电压为零时的等效电路模型提取了晶体管的漏极和源极的寄生电阻。在ADS软件中利用STATZ模型对MOSFET的直流特性进行了仿真,测量的MOSFET直流曲线与仿真曲线一致性很好,验证了模型的良好的精确度,证明了GaAs STATZ模型可以用于表征射频MOSFET的直流特性。晶体管采用中芯国际的0.13μm RF CMOS工艺制作。 展开更多
关键词 等效电路模型 参数提取 射频MOSFET GAAS STATZ模型 直流模型
在线阅读 下载PDF
FPGA的测试 被引量:13
2
作者 黄维康 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2000年第5期396-400,共5页
随着 FPGA的发展 ,测试 FPGA的技术也得到了相应的发展 ,出现了不少有关 FPGA的测试方面的文献 .有些讨论逻辑资源的测试 ,也有一些讨论连线资源测试 .
关键词 可编程器件 FPGA 测试 可测性设计
在线阅读 下载PDF
基于ATE的SoC射频测试技术的研究与应用 被引量:4
3
作者 牛林业 肖鹏程 黄俊 《电子测量技术》 2010年第12期51-56,共6页
首先阐述了无线通信SoC的一般构架及其主要测试指标,接着结合Verigy 93000 SoC测试系统的port scale射频测试子系统,对基于ATE的无线通信SoC的射频部分的测试的原理进行了比较详细的介绍,着重介绍了测试机中频数字正交采样原理,并提出... 首先阐述了无线通信SoC的一般构架及其主要测试指标,接着结合Verigy 93000 SoC测试系统的port scale射频测试子系统,对基于ATE的无线通信SoC的射频部分的测试的原理进行了比较详细的介绍,着重介绍了测试机中频数字正交采样原理,并提出了无线通信SoC射频测试技术的主要特征。最后,以一款实际的Bluetooth的SoC的射频部分的测试为例,详细说明基于ATE的无线通信SoC射频的测试的具体测试方法。 展开更多
关键词 基于ATE测试 SOC 射频测试 中频数字正交采样 BLUETOOTH
在线阅读 下载PDF
一个950MHz CMOS低噪声放大器的设计 被引量:1
4
作者 张振勇 胡伟 +1 位作者 赵勇 杨莲兴 《半导体技术》 CAS CSCD 北大核心 2002年第5期36-39,共4页
介绍了一个采用0.18mm 1.8V RF CMOS工艺,适合 GSM接收器,中心频率为950MHz的低噪声放大器(LNA)的设计过程,并给出了spectreRF的模拟结果。在935~960MHz频带内,LNA功率增益大于16dB,阻抗匹配系数S11小于-18dB,噪声系数(NF)小于2.7dB,I... 介绍了一个采用0.18mm 1.8V RF CMOS工艺,适合 GSM接收器,中心频率为950MHz的低噪声放大器(LNA)的设计过程,并给出了spectreRF的模拟结果。在935~960MHz频带内,LNA功率增益大于16dB,阻抗匹配系数S11小于-18dB,噪声系数(NF)小于2.7dB,IIP3为-3.06dBm,1dB压缩点为-10.955dBm,功耗小于20mW。 展开更多
关键词 低噪声放大器 噪声系数 功率增益 阻抗匹配 CMOS
在线阅读 下载PDF
改进的部分扫描触发器选择的方法
5
作者 熊志平 余殷雷 黄维康 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2002年第3期218-221,共4页
研究了部分扫描触发器的选择 ,对原有的基于状态密度的方法做了一些改进 ,提出一种综合的、基于故障可控性和可观性的扫描触发器选择的方法 ,并分析了扫描触发器对电路时序特性的影响 .在对 ISCAS89标准电路的模拟中 ,该方法对大部分电... 研究了部分扫描触发器的选择 ,对原有的基于状态密度的方法做了一些改进 ,提出一种综合的、基于故障可控性和可观性的扫描触发器选择的方法 ,并分析了扫描触发器对电路时序特性的影响 .在对 ISCAS89标准电路的模拟中 ,该方法对大部分电路可以减少选择的扫描触发器的个数 。 展开更多
关键词 时序电路 可测性设计 部分扫描触发器选择方法 故障模拟
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部