面向IC—CAD软件开发过程的集成化环境支持系统

1

作者 张悦秋 何磊 +1 位作者 童家榕 唐璞山 《计算机辅助设计与图形学学报》 EI CSCD 1993年第3期161-166,共6页

本文介绍了一种支持IC—CAD软件开发环境支持系统的数学模型,以及基于该模型的ICSDE(IC Software Development Enviroment)系统。ICSDE环境集成了各种IC—CAD软件开发过程中的工具,以三维空间模型方式来描述和管理IC—CAD软件开发过程... 本文介绍了一种支持IC—CAD软件开发环境支持系统的数学模型,以及基于该模型的ICSDE(IC Software Development Enviroment)系统。ICSDE环境集成了各种IC—CAD软件开发过程中的工具,以三维空间模型方式来描述和管理IC—CAD软件开发过程中的各种信息流程,为软件的可靠性、可维护性提供了保证。由于引入了工程化的管理模式,使软件的可复用性得以规范化的实施,并使IC—CAD软件的开发严格依照软件工程的设计思想进行,且对其产生的数据文件实现系统自动管理及调配,以期达到用户观点、设计风格、设计概念和工具等的同一,开拓了软件可继承性的前景。 展开更多

关键词 集成电路 CAD 软件开发 集成化

在线阅读 下载PDF 职称材料

适用于VLSI设计的LVV数据模型及其数据库管理系统 被引量：1

2

作者 刘渊 黄均鼐 +1 位作者 童家榕 唐璞山 《计算机学报》 EI CSCD 北大核心 1991年第10期772-780,共9页

本文分析了VLSI设计中的数据类型和相互关系,提出了适用于VLSI设计的LVV数据模型,它包含对象、版本、视图和文档四个基本概念,支持面向对象的数据操作,描述设计对象的层次结构和设计衍变过程,且根据模型的语义性可进行数据完整性及描述... 本文分析了VLSI设计中的数据类型和相互关系,提出了适用于VLSI设计的LVV数据模型,它包含对象、版本、视图和文档四个基本概念,支持面向对象的数据操作,描述设计对象的层次结构和设计衍变过程,且根据模型的语义性可进行数据完整性及描述等价性的控制.LVV系统是建立在LVV模型基础上的数据库管理系统,除上述数据模型所提供的特点外,还具有统一的用户界面和数据共享性好等特点. 展开更多

关键词 数据库 管理系统 数据 VLSI LVV

在线阅读 下载PDF 职称材料

ICSUT: 一个IC-CAD领域的软件理解工具

3

作者 杨玲 张悦秋 童家榕 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1997年第4期315-321,共7页

软件理解一直是软件维护过程中的瓶颈问题，它需要花费维护人员很多的时间和精力。随着集成电路工艺技术的进步及电路系统集成度与复杂度的增加，该领域内的软件数目和软件复杂度也大幅度的提高，这更使维护领域软件的工作变得日益繁重... 软件理解一直是软件维护过程中的瓶颈问题，它需要花费维护人员很多的时间和精力。随着集成电路工艺技术的进步及电路系统集成度与复杂度的增加，该领域内的软件数目和软件复杂度也大幅度的提高，这更使维护领域软件的工作变得日益繁重。本文所讨论的工具，ＩＣＳＵＴ（ＩＣ－ＣＡＤ）ＳｏｆｔｗａｒｅＵｎｄｅｒｓｔａｎｄｉｎｇＴｏｏｌ）是一个ＩＣ－ＣＡＤ领域内的软件理解工具。它用图示的方法从四个层次：实现层、结构层、功能层、领域层来展示一个外来ＩＣ－ＣＡＤ软件不同方面的性质。给出了ＩＣＳＵＴ的系统结构，以及它对外来软件理解的实现方法。并且在此基础之上。 展开更多

关键词 软件理解 软件工具 IC-CAD ICSUT

在线阅读 下载PDF 职称材料

适于IP设计的定点DSP软件开发系统

4

作者 边立剑 吴奇祥 童家榕 《系统工程与电子技术》 EI CSCD 北大核心 2001年第1期66-69,共4页

描述了一种本实验室开发的适合于IP(IntellectualProperty)设计的DSP(DigitalSignalProcess)处理器核WDSP(以主要开发者姓Wu命名Wu′sDSP)的软件开发系统。这一开发系统将使根据不同DSP应用产生不同DSP处理器核成为可能。此外 ,WDSP还... 描述了一种本实验室开发的适合于IP(IntellectualProperty)设计的DSP(DigitalSignalProcess)处理器核WDSP(以主要开发者姓Wu命名Wu′sDSP)的软件开发系统。这一开发系统将使根据不同DSP应用产生不同DSP处理器核成为可能。此外 ,WDSP还将作为一个核心部件应用于本实验室正在开发的称为FDP (FPGAforDataPath)的FPGA (FieldProgrammableGateArrays)系统中 ,以适应当前普遍采用的IP和SoC (SystemonChip)设计方法。 展开更多

关键词 WDSP 数字信号处理 软件开发 IP设计

在线阅读 下载PDF 职称材料

一个IC-CAD领域的软件理解环境

5

作者 杨玲 张悦秋 童家榕 《计算机应用与软件》 CSCD 1999年第3期1-6,57,共7页

软件理解一直是软件维护阶段的瓶颈问题,它需要花费维护人员大量的时间和精力。在IC-CAD领域中,随着集成电路工艺技术的进步及电路系统集成度和复杂度的增加,该领域内的软件数目和复杂度也大幅度地提高,这更使维护该领域软件的工作变得... 软件理解一直是软件维护阶段的瓶颈问题,它需要花费维护人员大量的时间和精力。在IC-CAD领域中,随着集成电路工艺技术的进步及电路系统集成度和复杂度的增加,该领域内的软件数目和复杂度也大幅度地提高,这更使维护该领域软件的工作变得日益繁重。本文所讨论的工具:ICSUT(IC-CAD Software Understanding Tool)提供了一个能够方便地帮助用户进行IC领域软件理解的环境。在ICSUT中,软件理解工作是通过查看理解环境所提供的一系列图示(VIEW)来进行的,这些图示从不同的方面揭示了外来软件的性质,它们采用了统一的人机界面和信息交互方式,使用户能够快速方便地获得自己所需要的信息并且在各种信息之间进行切换。 展开更多

关键词 IC CAD 软件理解 集成电路

在线阅读 下载PDF 职称材料

HCE：一个层次化VLSI版图的电路提取系统

6

作者 张顺茂 唐璞山 《电子学报》 EI CAS CSCD 北大核心 1995年第2期92-94,共3页

本文采用基于边的线扫描算法的图形逻辑操作，并以此为基础设计了一个层次化的电路提取器（ＨＣＥ），单元重复利用率越高，层次化的电路提取器ＨＣＥ比平面化的电路提取器的速度越快，并且，本提取器ＨＣＥ能够处理非曼哈顿图形，提取... 本文采用基于边的线扫描算法的图形逻辑操作，并以此为基础设计了一个层次化的电路提取器（ＨＣＥ），单元重复利用率越高，层次化的电路提取器ＨＣＥ比平面化的电路提取器的速度越快，并且，本提取器ＨＣＥ能够处理非曼哈顿图形，提取器ＨＣＥ系统是在ＨＰ９０００／８３４图形工作站上开发完成的，该系统采用了已成为工业标准的软件开发环境，即ＵＮＩＸ操作系统，Ｘ窗口，Ｃ语言和ＥｔｈｅｒＮｅｔ网络，便于系统移植、维护和再开发。 展开更多

关键词 HCE 版图 电路提取系统 VLSI

在线阅读 下载PDF 职称材料

一种适于实现Datapath电路的FPGA逻辑模块 被引量：1

7

作者 黄志军 周锋 +1 位作者 童家榕 唐璞山 《计算机工程与设计》 CSCD 北大核心 2000年第3期29-34,F004,共7页

提出一种适于实现数据通路的FPGA逻辑模块。每个模块包括4个基于全加器的逻辑单元。逻辑单元分为组合和时序两部分：组合部分以1位全加器为基础，有两个输出端，这两个输出端在必要时可以合并在一起以实现功能更复杂的单输出函数；时序... 提出一种适于实现数据通路的FPGA逻辑模块。每个模块包括4个基于全加器的逻辑单元。逻辑单元分为组合和时序两部分：组合部分以1位全加器为基础，有两个输出端，这两个输出端在必要时可以合并在一起以实现功能更复杂的单输出函数；时序部分基于可配置的D型触发器。逻辑单元在结构上保证了电路的高速性。工艺映射的实验结果显示，在实现数据通路中的常用电路时，新逻辑单元比基于LUT的FPGA单元平均大约节省75%的MOS管数。 展开更多

关键词 FPGA逻辑模块 数据通路 Datapath电路

在线阅读 下载PDF 职称材料

使用变比例到定比例的方法优化CMOS串联缓冲器链的设计 被引量：1

8

作者 张鹏 唐璞山 +1 位作者 陈凯宇 童家榕 《电子学报》 EI CAS CSCD 北大核心 2000年第11期125-128,共4页

本文提出了一种新的变比例到定比例 (variabletofixed ,VF)的CMOS串联缓冲器链的设计方法 .这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响 .同时 ,计算了倒相器的前馈电容对时延的影响 .并... 本文提出了一种新的变比例到定比例 (variabletofixed ,VF)的CMOS串联缓冲器链的设计方法 .这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响 .同时 ,计算了倒相器的前馈电容对时延的影响 .并着重研究了以上因素所导致的缓冲器链前几级的特殊性质 ,并据此提出了一个考虑初始波形的全局的倒相器链的优化方法 .对每个倒相器的输出响应 ,我们提出了一组解析表达式 .理论推导和SPICE的模拟证明 ,我们的VF设计方法是一个针对时延的最优解 ,面积相应较小 .实验数据显示 :与传统的常比例方法相比 ,可以节省 6～ 10 %的时延和 30～ 70 展开更多

关键词 串联缓冲器链 时延分析 面积比例优化 CMOS

在线阅读 下载PDF 职称材料

时延驱动的整平面整体布线算法 被引量：1

9

作者 徐国庆 赵文庆 唐璞山 《电子学报》 EI CAS CSCD 北大核心 1998年第8期135-138,共4页

本文结出了一个新的时延驱动的整体布线算法．算法采用了整平面布线技术，从而具有快速求解的特点且无网序问题的困扰．算法优化的目标是使所有线网的最大时延之和最小，尤其是在关键路径上的线网实际电路的布线结果表明该算法可有效地... 本文结出了一个新的时延驱动的整体布线算法．算法采用了整平面布线技术，从而具有快速求解的特点且无网序问题的困扰．算法优化的目标是使所有线网的最大时延之和最小，尤其是在关键路径上的线网实际电路的布线结果表明该算法可有效地改善关键路径上线网的时延． 展开更多

关键词 时延 布线 整平面方法 VLSI

在线阅读 下载PDF 职称材料

一个过采样增量－总和调制器的设计与实现

10

作者 缪国清 徐国庆 唐璞山 《电子学报》 EI CAS CSCD 北大核心 1997年第11期6-10,31,共6页

本文设计实现了一个高精度的双通道过采样Ａ／Ｄ电路，它采用由两个二阶调制器级联实现的四阶增量－总和调制器结构，并通过优化调制器内部各级增益，在改善过采样Ａ／Ｄ的大信号过载特性的同时提高其最大输出信嗓比．为降低数字开关噪... 本文设计实现了一个高精度的双通道过采样Ａ／Ｄ电路，它采用由两个二阶调制器级联实现的四阶增量－总和调制器结构，并通过优化调制器内部各级增益，在改善过采样Ａ／Ｄ的大信号过载特性的同时提高其最大输出信嗓比．为降低数字开关噪声对过采样Ａ／Ｄ性能的影响，本文采用了一种低噪声电流控制逻辑设计数字电路．实验芯片的测试结果表明，在６４倍的过采样率下，电流控制逻辑通道和静态ＣＭＯＳ逻辑通道分别获得了９１ｄＢ和８４．５ｄＢ的输出动态范围． 展开更多

关键词 过采样 增量-总和 调制器 低噪声 设计

在线阅读 下载PDF 职称材料

群法在宏单元门阵列布局中的应用

11

作者 陈春鸿 唐璞山 《电子学报》 EI CAS CSCD 北大核心 1997年第2期21-24,共4页

为了适应超大规模集成电路自动版图设计的需要，本文提出以改进的群法为基础的宏单元门阵列布局方法．它通过同时考虑单元尺寸及单元连接度进行结群，并结合广义力向量松弛法，具有速度快，迭代改善效果明显等特点．本文最后给出实验例... 为了适应超大规模集成电路自动版图设计的需要，本文提出以改进的群法为基础的宏单元门阵列布局方法．它通过同时考虑单元尺寸及单元连接度进行结群，并结合广义力向量松弛法，具有速度快，迭代改善效果明显等特点．本文最后给出实验例子，验证了算法的有效性． 展开更多

关键词 集成电路 版图设计 门阵列布局 群法

在线阅读 下载PDF 职称材料

基于性能驱动的工艺映射算法

12

作者 赵文庆 《计算机辅助设计与图形学学报》 EI CSCD 1992年第3期68-73,55,共7页

用多级逻辑实现控制器的逻辑综合,工艺映射是其中的一个重要步骤。本文叙述的工艺映射算法TTMAP,是在映射过程中考虑了电路的时延与芯片面积等性能因素,在多级逻辑综合中将因子化的逻辑函数映射为CMOS的串并赶电路单元,产生可布图的网... 用多级逻辑实现控制器的逻辑综合,工艺映射是其中的一个重要步骤。本文叙述的工艺映射算法TTMAP,是在映射过程中考虑了电路的时延与芯片面积等性能因素,在多级逻辑综合中将因子化的逻辑函数映射为CMOS的串并赶电路单元,产生可布图的网表文件。本算法在比利时HMEC研究中心开发,为多级逻辑综合系统MLL中的一个模块。经实例运行,与美国加州大学柏克莱分校的MISⅡ软件相比,本算法的结果较优。 展开更多

关键词 控制器 工艺映射 算法

在线阅读 下载PDF 职称材料

Voronoi图算法及其在混合电路的衬底耦合研究中的应用 被引量：2

13

作者 蒋慧文 胡俊 +1 位作者 梁峭岩 黄均鼐 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1999年第2期139-142,共4页

提出了对版图进行划分的Ｖｏｒｏｎｏｉ图的算法：将Ｖｏｒｏｎｏｉ图进行变换，通过扫描技术，从下到上对每个点与交点进行处理，从而形成变换后的Ｖｏｒｏｎｏｉ图，最后将此图转换为Ｖｏｒｏｎｏｉ图．在计算中，针对集成电路的物理... 提出了对版图进行划分的Ｖｏｒｏｎｏｉ图的算法：将Ｖｏｒｏｎｏｉ图进行变换，通过扫描技术，从下到上对每个点与交点进行处理，从而形成变换后的Ｖｏｒｏｎｏｉ图，最后将此图转换为Ｖｏｒｏｎｏｉ图．在计算中，针对集成电路的物理特性，改进了阱区附近的Ｖ图的生成以及多个水平位置点和兼并问题．算法时间复杂度为Ｏ（ｎｌｏｇｎ），空间复杂度为Ｏ（ｎ）． 展开更多

关键词 VORONOI图 算法 数模混合电路 耦合 数字电路

在线阅读 下载PDF 职称材料

一个新的MOS模拟单元电路版图的STACK生成方法 被引量：1

14

作者 李明原 曾璇 +1 位作者 唐璞山 周电 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第3期236-241,共6页

提出了一种新的 MOS模拟单元电路的 STACK版图自动生成方法 .该方法将电路网表映射为扩散图 ,基于扩散图进行电路划分、模板匹配和对称查找 .提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找 .文中改进了 Atallah欧拉路径... 提出了一种新的 MOS模拟单元电路的 STACK版图自动生成方法 .该方法将电路网表映射为扩散图 ,基于扩散图进行电路划分、模板匹配和对称查找 .提出的对称查找算法适用于非全对称电路的最大匹配对称结构查找 .文中改进了 Atallah欧拉路径生成算法 ,通过增加哑元条保证欧拉路径的生成 .对生成的 STACK,采用分布式寄生电容模型计算各个节点的寄生电容 ,并计算 STACK的面积和形状 。 展开更多

关键词 模拟单元电路版图 STACK生成 CAD MOS电路

在线阅读 下载PDF 职称材料

适用于VLSI数据管理和工具控制的面向对象方法 被引量：1

15

作者 谭向东 童家榕 唐璞山 《计算机辅助设计与图形学学报》 EI CSCD 1996年第2期135-142,共8页

本文提出了一个能有效地支持ＶＬＳＩ设计的面向对象的方法，它主要包括数据的管理和工具的控制。它采用一个数据模型（称为ＤＴＯ模型）刻划设计对象，由四个基本参量（设计对象类，设计方法，历史版本，等价视图）唯一确定。为了进行... 本文提出了一个能有效地支持ＶＬＳＩ设计的面向对象的方法，它主要包括数据的管理和工具的控制。它采用一个数据模型（称为ＤＴＯ模型）刻划设计对象，由四个基本参量（设计对象类，设计方法，历史版本，等价视图）唯一确定。为了进行设计方法的描述，开发了一种描述工具特征的设计方法扩展描述语言（ＤＭＥＬ）。采用设计事件堆栈的方法用于工具的控制，实现了动态的设计流程调度机制（ＤＤＦＳ）。ＤＴＯ模型结合ＤＤＦＳ，成功地提供了设计支持框架（Ｆｒａｍｅｗｏｒｋ）所应具有的最重要的功能：数据的透明及一致性维护、版本控制、数据的层次和多维视图描述、设计流程的自动控制等。基于上述思想，开发成功了一个支持门阵列自动设计的集成框架，在实际的芯片设计中显示出良好的特性。 展开更多

关键词 VLSI 数据管理 面向对象 CAD

在线阅读 下载PDF 职称材料

适用于数字电路的通用多块划分算法

16

作者 谭向东 童家榕 唐璞山 《电子学报》 EI CAS CSCD 北大核心 1996年第8期98-101,共4页

本文提出了一个通用的数字电路的多块划分的算法．该算法能适用于不同的优化目标函数．我们在基于组迁移算法线网割（ｎｅｔｃｕｔｍｏｄｅｌ）模型基础上，在费用函数中引进一个有效的离散罚函数以考虑单元移动的潜在增益．使新算法较... 本文提出了一个通用的数字电路的多块划分的算法．该算法能适用于不同的优化目标函数．我们在基于组迁移算法线网割（ｎｅｔｃｕｔｍｏｄｅｌ）模型基础上，在费用函数中引进一个有效的离散罚函数以考虑单元移动的潜在增益．使新算法较原来的Ｆ－Ｍ算法有较大的提高，同时还一定程度上减少了组迁移算法所固有的漂移性．由于采用了改进的桶排序技术，新算法还保持了Ｆ－Ｍ算法原有的线性时间复杂性．因而能适用于ＶＬＳＩ以及ＵＬＳＩ电路线网的划分． 展开更多

关键词 费用函数 潜在增益 最小割 数字电路

在线阅读 下载PDF 职称材料

基于知识的设计流程控制

17

作者 谭向东 童家榕 唐璞山 《计算机应用与软件》 CSCD 1996年第4期45-53,共9页

由于电子CAD系统的复杂性不断增加,大量高度专业化的VLSI设计工具使设计的工具选择和启动过程变得十分繁琐和复杂。为了克服上述困难,本文提出一个基于知识推理的方法来解决这一问题。我们采用一种有向图和基于设计上下文的产生式规则... 由于电子CAD系统的复杂性不断增加,大量高度专业化的VLSI设计工具使设计的工具选择和启动过程变得十分繁琐和复杂。为了克服上述困难,本文提出一个基于知识推理的方法来解决这一问题。我们采用一种有向图和基于设计上下文的产生式规则来共同构造设计流程的模型。我们的一个主要出发思想是超大规模集成电路(VLSI)的设计知识体系是层次化的,有效的VLSI设计流程管理只有在各知识层次都得以合理描述和有效运用后才能实现。 基于上述思想,我们开发了一个CAD设计的支持框架系统:Anbade。它集一个精简的专家系统和一个有向图编辑器和设计流程显示机制于一体,通过对设计者图形化流程信息显示和基于知识推理的流程的调度决策来有效地实现对VLSI设计的辅助。 展开更多

关键词 集成电路 流程图 VLSI CAD

在线阅读 下载PDF 职称材料