由于穿戴设备的能量限制对ADC的功耗提出了更高的要求,所以在本设计的12位高精度低功耗SAR ADC中DAC部分采用VCM-Based电容开关时序来降低功耗;比较器部分通过在低精度模式和高精度模式间切换的方法来减少功耗,同时合理设计脉宽,降低工...由于穿戴设备的能量限制对ADC的功耗提出了更高的要求,所以在本设计的12位高精度低功耗SAR ADC中DAC部分采用VCM-Based电容开关时序来降低功耗;比较器部分通过在低精度模式和高精度模式间切换的方法来减少功耗,同时合理设计脉宽,降低工作时间,进一步降低功耗;SAR逻辑部分的时钟信号由比较器输出控制,减少不必要的功耗浪费,同时实现较高的无杂散动态范围。设计基于CSMC 0.18μm CMOS工艺,在1.8 V电源电压和10 k Sps的采样频率下,得到ADC的性能参数为:无杂散动态范围(SFDR)83.97 d B,信噪失真比(SNDR)71.92 d B,有效位数(ENOB)11.65 bit,总功耗868 n W,品质因数(FOM)28.6 f J/Conv,芯片面积472μm×199μm。展开更多
直接数字频率合成器(Direct Digital Synthesizer,DDS)在现代数字通信系统中有非常重要的应用。基于CORDIC算法的DDS在高速、高精度信号源领域已得到广泛应用,但传统的CORDIC算法存在迭代次数多、硬件消耗资源大、缩放因子补偿误差等问...直接数字频率合成器(Direct Digital Synthesizer,DDS)在现代数字通信系统中有非常重要的应用。基于CORDIC算法的DDS在高速、高精度信号源领域已得到广泛应用,但传统的CORDIC算法存在迭代次数多、硬件消耗资源大、缩放因子补偿误差等问题。文章提出固定角度的传统迭代预旋转和分段双步SF(Scaling-Free)CORDIC算法旋转方式,有效减少了算法的迭代次数,并且采用区间映射将收敛区间扩展到[0,2π]。结果表明,该算法在保持高计算精度的同时减少了迭代次数和面积消耗。基于此算法的DDS产生的正交信号具有精度高、噪声低、线性度好等优点。展开更多
文摘由于穿戴设备的能量限制对ADC的功耗提出了更高的要求,所以在本设计的12位高精度低功耗SAR ADC中DAC部分采用VCM-Based电容开关时序来降低功耗;比较器部分通过在低精度模式和高精度模式间切换的方法来减少功耗,同时合理设计脉宽,降低工作时间,进一步降低功耗;SAR逻辑部分的时钟信号由比较器输出控制,减少不必要的功耗浪费,同时实现较高的无杂散动态范围。设计基于CSMC 0.18μm CMOS工艺,在1.8 V电源电压和10 k Sps的采样频率下,得到ADC的性能参数为:无杂散动态范围(SFDR)83.97 d B,信噪失真比(SNDR)71.92 d B,有效位数(ENOB)11.65 bit,总功耗868 n W,品质因数(FOM)28.6 f J/Conv,芯片面积472μm×199μm。
文摘直接数字频率合成器(Direct Digital Synthesizer,DDS)在现代数字通信系统中有非常重要的应用。基于CORDIC算法的DDS在高速、高精度信号源领域已得到广泛应用,但传统的CORDIC算法存在迭代次数多、硬件消耗资源大、缩放因子补偿误差等问题。文章提出固定角度的传统迭代预旋转和分段双步SF(Scaling-Free)CORDIC算法旋转方式,有效减少了算法的迭代次数,并且采用区间映射将收敛区间扩展到[0,2π]。结果表明,该算法在保持高计算精度的同时减少了迭代次数和面积消耗。基于此算法的DDS产生的正交信号具有精度高、噪声低、线性度好等优点。
