零极值目标函数系统辨识算法 被引量：1

1

作者 毕云龙 来逢昌 刘鹏 《电子与信息学报》 EI CSCD 北大核心 2008年第9期2138-2142,共5页

该文提出一种零极值目标函数最小化系统辨识算法。目标函数为系统均方误差与系统噪声方差之差的平方,其极小值为零。在系统辨识过程中采用滑动平均法在线估计系统均方误差、输入自相关矩阵以及输入与期望响应的互相关向量。推导出自适... 该文提出一种零极值目标函数最小化系统辨识算法。目标函数为系统均方误差与系统噪声方差之差的平方,其极小值为零。在系统辨识过程中采用滑动平均法在线估计系统均方误差、输入自相关矩阵以及输入与期望响应的互相关向量。推导出自适应滤波器权值向量的更新表达式。算法的步长能够根据统计量自适应地调整,使得在得到较小稳态误差的同时提高算法收敛速度。分析了算法的稳定性,得到了算法收敛的条件。对比实验结果表明,该算法具有更快的收敛速度,更小的稳态误差以及更好的稳定性。 展开更多

关键词 系统辨识 自适应滤波 变步长LMS算法

在线阅读 下载PDF 职称材料

闭环加速度计CMOS接口电路(英文) 被引量：6

2

作者 尹亮 陈伟平 +1 位作者 刘晓为 周治平 《光学精密工程》 EI CAS CSCD 北大核心 2009年第6期1311-1315,共5页

采用高压18V CMOS集成电路工艺,设计了一种开关电容闭环加速度计接口电路芯片。芯片电路中包括开关电容型电荷敏感放大器,PID控制电路以及相关双采样电路。采用相关双采样技术并用大面积PMOS晶体管作前级放大器输入级来消除放大器的1/f... 采用高压18V CMOS集成电路工艺,设计了一种开关电容闭环加速度计接口电路芯片。芯片电路中包括开关电容型电荷敏感放大器,PID控制电路以及相关双采样电路。采用相关双采样技术并用大面积PMOS晶体管作前级放大器输入级来消除放大器的1/f噪声、失调电压及KT/C噪声;用高环路增益及静电力平衡技术消除后级电路的1/f噪声、电荷注入和时钟馈通。在相同电极的条件下,利用电荷检测与静电力反馈时域分离法,有效地消除了驱动馈通的影响。设计的芯片采用18V电源电压供电,闭环加速度计刻度因子为420mV/g,噪声密度为10μg/2～1/(Hz) ,芯片面积为15.2mm2。 展开更多

关键词 接口电路 闭环加速度计 开关电容 惯性传感器

在线阅读 下载PDF 职称材料

一种基于FBMA算法的整像素运动估计芯片的VLSI设计 被引量：5

3

作者 何卫锋 毛志刚 +1 位作者 吕志强 尹海丰 《计算机研究与发展》 EI CSCD 北大核心 2005年第7期1225-1230,共6页

给出了一种基于全搜索块匹配算法的运动估计电路的改进结构,并完成了VLSI设计.通过采用多端口匹配策略和双时钟方案,使得在提高先前帧搜索区域像素数据重复利用率的同时,将脉动阵列的计算效率提高到74.9%.采用TSMC0.25μm1P5MCMOS工艺,... 给出了一种基于全搜索块匹配算法的运动估计电路的改进结构,并完成了VLSI设计.通过采用多端口匹配策略和双时钟方案,使得在提高先前帧搜索区域像素数据重复利用率的同时,将脉动阵列的计算效率提高到74.9%.采用TSMC0.25μm1P5MCMOS工艺,完成了运动估计芯片的VLSI实现,其芯片面积为3.37mm×3.37mm,最高工作频率为110MHz.综合后仿真表明在89.4MHz的频率下,该电路可以对支持MPEG4ASProfile标准的ITUR601格式视频图像(720×480@30HzNTSC或720×576@25HzPAL)进行基于整像素的实时运动估计. 展开更多

关键词 全搜索块匹配算法 脉动阵列 运动估计 超大规模集成电路

在线阅读 下载PDF 职称材料

闭环电容式微加速度计全差分CMOS接口电路 被引量：4

4

作者 刘晓为 尹亮 +1 位作者 李海涛 周治平 《光学精密工程》 EI CAS CSCD 北大核心 2011年第3期580-586,共7页

提出了一种用于电容式微加速度计的低噪声、高线性度全差分接口电路。基于开关电容检测技术,该电路采用一种新的双路反馈结构来提高系统线性度,并采用2μmn阱CMOS工艺完成芯片设计。仿真结果证明,电路中采用的双路反馈和全差分检测结构... 提出了一种用于电容式微加速度计的低噪声、高线性度全差分接口电路。基于开关电容检测技术,该电路采用一种新的双路反馈结构来提高系统线性度,并采用2μmn阱CMOS工艺完成芯片设计。仿真结果证明,电路中采用的双路反馈和全差分检测结构使系统的线性度达到0.01%。加入经过优化设计的比例-微分-积分控制器后,有效减小了系统稳态误差,系统响应速度提高了31%,系统线性度提高了66.7%。在±5 V工作电压下,选取64 kHz作为电路采样频率时,其电路等效输入噪声为8μg·Hz-1/2,系统灵敏度为1.22 V/g,线性度为0.03%,测量范围为±2g。测试结果显示,提出的电路达到高精度微加速度计系统设计要求,可以应用到地震监测、石油勘探等领域中。 展开更多

关键词 闭环电容式微加速度计 全差分接口电路 比例-微分-积分控制器 低噪声 高线性度

在线阅读 下载PDF 职称材料

一种抗差分功耗攻击的改进DES算法及其硬件实现 被引量：20

5

作者 蒋惠萍 毛志刚 《计算机学报》 EI CSCD 北大核心 2004年第3期334-338,共5页

该文在研究差分功耗分析 (differentialpoweranalysis,DPA)模型的基础上 ,同时考虑DES算法的特点以及存储空间的局限性 ,提出了把MASK技术应用于DES算法线性部分的抗DPA攻击的改进DES算法 ,即DES-DPA算法 ,并以此为基础设计了防止DPA攻... 该文在研究差分功耗分析 (differentialpoweranalysis,DPA)模型的基础上 ,同时考虑DES算法的特点以及存储空间的局限性 ,提出了把MASK技术应用于DES算法线性部分的抗DPA攻击的改进DES算法 ,即DES-DPA算法 ,并以此为基础设计了防止DPA攻击的DES-DPA模块 .此外从差分功耗攻击的原理上简要说明DES-DPA算法能够有效地防止功耗分析 .结果表明在基于 0 .2 5 μm标准单元库工艺下 ,DES-DPA模块的综合规模为 1 91 4门 ,最大延时为 9.5 7ns,可以工作于 1 0 0MHz左右的频率下 ,各项性能指标均能满足智能卡和信息安全系统的要求 . 展开更多

关键词 DES算法 硬件 信息安全 密码体制 差分功耗分析

在线阅读 下载PDF 职称材料

体硅电容式双轴微加速度计的信号检测新方法 被引量：2

6

作者 刘晓为 王超 +1 位作者 谭晓昀 董长春 《传感技术学报》 CAS CSCD 北大核心 2008年第3期490-493,共4页

在研究体硅电容式双轴加速度计结构部分,分析差分电容检测方法的基础上,提出了一种适合该加速度计的新型信号检测方法,此方法可有效地将两轴的混叠信号分别进行输出。通过HSPICE软件仿真验证了该方法的可行性。且依据0.5μmCMOSN阱工艺... 在研究体硅电容式双轴加速度计结构部分,分析差分电容检测方法的基础上,提出了一种适合该加速度计的新型信号检测方法,此方法可有效地将两轴的混叠信号分别进行输出。通过HSPICE软件仿真验证了该方法的可行性。且依据0.5μmCMOSN阱工艺参数对总体电路进行模拟仿真,5V单电源供电,微加速度计单轴灵敏度为50mV/gn,频响为2.3kHz,量程为±50gn。 展开更多

关键词 双轴 差分电容 时分 信号检测

在线阅读 下载PDF 职称材料

硅基PZT压电功能结构 被引量：2

7

作者 王蔚 田丽 +2 位作者 刘晓为 任明远 张颖 《光学精密工程》 EI CAS CSCD 北大核心 2009年第3期583-588,共6页

为获得适合单片集成的硅基PZT压电功能结构,对近年PZT薄(厚)膜在MEMS领域的研究现状进行了综述分析,提出了一种新型的双杯PZT/Si膜片式功能结构。采用有限元方法对双杯PZT/Si膜片进行了结构优化,得到PZT和上下硅杯的结构优化值为DPZT∶D... 为获得适合单片集成的硅基PZT压电功能结构,对近年PZT薄(厚)膜在MEMS领域的研究现状进行了综述分析,提出了一种新型的双杯PZT/Si膜片式功能结构。采用有限元方法对双杯PZT/Si膜片进行了结构优化,得到PZT和上下硅杯的结构优化值为DPZT∶D1∶D2=0.75∶1.1∶1,一阶模态谐振频率为13.2kHz。以氧化、双面光刻、各向异性刻蚀以及精密丝网印刷等工艺技术制作了双杯硅基PZT压电厚膜膜片,膜片具有压电驱动功能,PZT压电膜厚达80μm。实验表明,双杯PZT/Si膜片式功能结构的MEMS技术兼容性好,对芯片内其它元件或电路的影响小,适合作为MEMS片内执行元件的驱动机构。 展开更多

关键词 PZT 压电功能结构 执行器元件 微机电系统

在线阅读 下载PDF 职称材料

一种低功耗高性能的滑动Cache方案 被引量：2

8

作者 赵学梅 叶以正 +1 位作者 李晓明 时锐 《计算机研究与发展》 EI CSCD 北大核心 2004年第11期2035-2042,共8页

Cache存储器的功耗占整个芯片功耗的主要部分 针对不同类型的应用程序对指令和数据Cache的容量实时需求不同 ,一种滑动Cache组织方案被提出 它均衡考虑指令和数据Cache需求 ,动态地调整一级Cache的容量和配置 ,消除了Cache中闲置部分... Cache存储器的功耗占整个芯片功耗的主要部分 针对不同类型的应用程序对指令和数据Cache的容量实时需求不同 ,一种滑动Cache组织方案被提出 它均衡考虑指令和数据Cache需求 ,动态地调整一级Cache的容量和配置 ,消除了Cache中闲置部分产生的功耗 SPEC95仿真结果表明 ,采用滑动Cache结构不但降低了一级Cache的动态和静态泄漏功耗 ,而且还降低了整个处理器的动态功耗 ,提高了性能 滑动Cache比两种传统Cache结构和DRI结构的一级Cache平均动态功耗分别降低 2 1 3%,1 9 5 2 %和 2 0 6 2 % 采用滑动Cache结构与采用两种传统Cache结构和DRI结构相比 ,处理器平均动态功耗分别降低了 8 84 %,8 2 3%和 1 0 31 %,平均能量延迟乘积提高了 1 2 2 5 %,7 0 2 %和1 3 39% 展开更多

关键词 滑动Cache 低功耗 泄漏功耗 能量延迟乘积

在线阅读 下载PDF 职称材料

基于帧级流水脉动阵列结构的运动估计电路 被引量：3

9

作者 何卫锋 毛志刚 《电子学报》 EI CAS CSCD 北大核心 2005年第8期1487-1491,共5页

在将标准的六层Do循环嵌套FSBM算法等效变换成一种新的两层Do循环嵌套算法的基础上,本文提出了三种基于搜索距离分别为P=KN(K≥1),P=N/2和P=N的脉动阵列结构的运动估计电路.上述结构除了支持帧级流水操作外,而且在取得近似100%的阵列流... 在将标准的六层Do循环嵌套FSBM算法等效变换成一种新的两层Do循环嵌套算法的基础上,本文提出了三种基于搜索距离分别为P=KN(K≥1),P=N/2和P=N的脉动阵列结构的运动估计电路.上述结构除了支持帧级流水操作外,而且在取得近似100%的阵列流水效率的同时,具有硬件开销小、输入端口数少等特点,可广泛应用于DTV和HDTV等领域. 展开更多

关键词 全搜索块匹配算法 脉动阵列 运动估计 VLSI结构

在线阅读 下载PDF 职称材料

磁通门传感器接口ASIC设计(英文) 被引量：1

10

作者 董长春 陈伟平 周治平 《光学精密工程》 EI CAS CSCD 北大核心 2009年第7期1651-1655,共5页

基于磁通门传感器的二次谐波选择法原理,采用0.6μm,N-well标准模拟CMOS工艺,设计并实现了磁通门传感器专用集成电路接口(ASIC)。这种集成磁通门接口电路能够减小传统分立元件接口电路的体积,降低系统能耗,满足航天、军事等领域的微型... 基于磁通门传感器的二次谐波选择法原理,采用0.6μm,N-well标准模拟CMOS工艺,设计并实现了磁通门传感器专用集成电路接口(ASIC)。这种集成磁通门接口电路能够减小传统分立元件接口电路的体积,降低系统能耗,满足航天、军事等领域的微型化、低功耗需求。在分析磁通门传感器结构和特点的基础上,完成了激励电路及检测电路的设计,芯片面积为2.0mm×2.0mm,并采用HSPICE对电路各部分功能及其指标进行验证。对与微型磁通门探头集成的电路系统进行了测试,结果表明,当测量范围为±90μT时,灵敏度可达16.5mV/μT;在5V电源电压下,其功耗为35mW。 展开更多

关键词 磁通门传感器 专用接口电路 CMOS

在线阅读 下载PDF 职称材料

自激驱动方式的振动式微机械陀螺全差动接口电路(英文)

11

作者 谭晓昀 刘晓为 +1 位作者 丁学伟 马原芳 《传感技术学报》 CAS CSCD 北大核心 2008年第4期705-708,共4页

以外框驱动内框检测(ISOD)的框架式振动陀螺为对象,采用CSMC 0.6μm标准CMOS工艺给出了驱动电路和检测电路的实现方式。仿真结果显示,同外加驱动方式相比,自激驱动方式能够让驱动电压工作于微机械陀螺的驱动谐振频率上,对温漂和时漂有... 以外框驱动内框检测(ISOD)的框架式振动陀螺为对象,采用CSMC 0.6μm标准CMOS工艺给出了驱动电路和检测电路的实现方式。仿真结果显示,同外加驱动方式相比,自激驱动方式能够让驱动电压工作于微机械陀螺的驱动谐振频率上,对温漂和时漂有很强的抑制作用,能够实现最大的检测分辨率,微机械陀螺性能显著提高。采用全差动工作方式相对于单端工作方式,可以有效的提高信噪比(SNR),并可以抑制共模噪声的干扰,并降低对高频载波的依赖度。在大气环境下,微机械陀螺的响应度为10mV/deg,灵敏度为0.1°/S.Hz2。 展开更多

关键词 微机械陀螺 自激驱动 全差动接口电路

在线阅读 下载PDF 职称材料

一种选择性冲突预测高缓方案

12

作者 李晓明 鲍东星 刘晓为 《电子学报》 EI CAS CSCD 北大核心 2018年第2期473-478,共6页

NTS高缓为直接映象高缓扩充了一个小的全相联高缓,其中保存被预测为具有非时间局部性的数据块.与牺牲高缓的区别在于NTS高缓在两个高缓之间没有直接的数据通路,因此结构设计简单,功耗低.本文提出了一个NTS高缓的改进方案,称为选择性冲... NTS高缓为直接映象高缓扩充了一个小的全相联高缓,其中保存被预测为具有非时间局部性的数据块.与牺牲高缓的区别在于NTS高缓在两个高缓之间没有直接的数据通路,因此结构设计简单,功耗低.本文提出了一个NTS高缓的改进方案,称为选择性冲突预测高缓(SCP高缓)设计方案.SCP高缓利用冲突预测算法监测高缓中数据块局部性,并有选择性地将数据块填充到直接映象高缓或全相联高缓中.仿真结果显示,容量相当的SCP高缓性能优于NTS高缓. 展开更多

关键词 高缓性能 冲突预测 缺失率

在线阅读 下载PDF 职称材料