检索结果-维普期刊中文期刊服务平台

AES加密算法中S-BOX的算法与VLSI实现被引量：1: 1; 作者张志峰林正浩《计算机工程与应用》 CSCD 北大核心 2006年第19期67-68,共2页; 基于GF(24)域映射的方法,采用定制方式完成了AES加密算法中关键部件S-Box的设计与实现。设计上基于中芯国际(SMIC)的0.18滋m1P6M设计工艺,经过电路设计与验证、电路仿真、版图设计与验证、版图后仿真得到最终物理版图实现。经过与基于... 展开更多; 关键词 AES S-BOX 定制; 在线阅读下载PDF 职称材料

Logical Effort理论在电路设计中的应用被引量：1: 2; 作者金钊《现代电子技术》 2007年第2期189-191,共3页; 介绍了一种对于包含较长互连线的CMOS电路的优化方法,该方法是在Logical Effort理论基础上加入互联电阻模型得到的。这是一种简单的延迟模型,非常适合于快速而又有效的手工计算。有助于快速的预测电路的最小延迟,并以此优化电路的结构... 展开更多; 关键词 Logical EFFORT 深亚微米延迟逻辑门; 在线阅读下载PDF 职称材料

基于遗传算法的NoC处理单元映射研究被引量：6: 3; 作者孙榕林正浩《计算机科学》 CSCD 北大核心 2008年第4期51-53,84,共4页; 传统的基于总线的SoC体系结构及设计方法在解决多处理器的复杂系统中将遇到瓶颈,有效解决方案NoC(片上网络)成为新的发展趋势。本文研究了广泛使用的二维规则型网络(2D-mesh)对影响系统性能的重要因素——功耗建立模型,以及形成处理单... 展开更多; 关键词 NOC 通讯功耗处理单元映射遗传算法; 在线阅读下载PDF 职称材料

高速缓冲存储器的设计与实现被引量：3: 4; 作者魏素英彭洪林正浩《现代电子技术》 2005年第18期86-88,共3页; 随着芯片集成度的提高,在高速CPU与低速内存之间插入有缓冲作用的速度较快、容量较小的高速缓冲存储器,解决了两者速度的平衡和匹配问题,对微处理器整体性能有很大提高。本文从高速缓存的结构和基本理论出发,理论结合实际,介绍了32位高... 展开更多; 关键词 32位嵌入式CPU 高速缓存基本结构全定制电路和版图设计; 在线阅读下载PDF 职称材料

用Encounter实现Mesh-Local-Tree结构的时钟设计流程被引量：2: 5; 作者顾琴林正浩《半导体技术》 CAS CSCD 北大核心 2008年第7期626-629,共4页; 提出了一种实用的设计流程,即在Cadencd公司的Encounter环境中去实现对网格+本地树(MLT)时钟结构的综合与分析方法。对一个实际工业设计试验的数据表明:运用Clockmesh+CTS的综合方式,MLT的时钟架构相对于单一的树结构能够实现更小的时... 展开更多; 关键词网格+本地树时钟网格时钟树综合时钟偏差; 在线阅读下载PDF 职称材料

64位CPU的FPGA原型验证被引量：3: 6; 作者孙玉焕《现代电子技术》 2007年第21期158-160,共3页; 验证是IC设计中非常重要的一个环节。为了在功能验证时达到更快的验证速度,引入了FPGA原型验证。首先介绍了FPGA的原型验证基础,然后重点说明了64位CPU的FPGA原型验证的具体实现。其中主要包括基于验证平台的代码转换、综合、实现、配... 展开更多; 关键词原型验证仿效 VirtexTM-4 FPGA验证; 在线阅读下载PDF 职称材料

AVC/H．264整数离散余弦变换及反变换的结构设计被引量：3: 7; 作者魏利风《现代电子技术》 2008年第4期121-123,125,共4页; 根据AVC/H.264标准中提出的整数离散余弦变换(DCT)及其反变换(iDCT)算法,旨在给出一种能够同时实现4×4,8×8 DCT/IdCT和Hadamard变换的设计方法。设计中充分利用DCT和iDCT的相似性和算法对称性,用高度并行结构来加快处理速度... 展开更多; 关键词 AVC/H.264 离散余弦变换并行全定制; 在线阅读下载PDF 职称材料

除法器设计与面积优化被引量：1: 8; 作者蔡旻《现代电子技术》 2007年第24期171-173,共3页; 除法器虽然应用频率不高,但占用面积较大,在很大程度上决定了系统的性能和时钟频率。因此对除法器的结构进行研究与分析,具有很高的实用价值。介绍了基-2 SRT除法器的设计与结构优化,在不增加延时的前提下尽可能地减少面积。; 关键词除法器 SRT 面积优化数字IC设计; 在线阅读下载PDF 职称材料

基于跳转轨迹的分支目标缓冲研究: 9; 作者熊振亚林正浩任浩琪《计算机科学》 CSCD 北大核心 2017年第3期195-201,214,共8页; 现代计算机体系结构受两个方面的困扰:性能和能耗。为降低嵌入式处理器日益增长的功耗,提出基于跳转轨迹的分支目标缓冲结构(TG-BTB)。与传统分支目标缓冲每次提取指令时需要查询分支目标缓冲不同,TG-BTB只在执行轨迹预测为跳转时才查... 展开更多; 关键词跳转轨迹指令间隔分支目标缓冲能耗; 在线阅读下载PDF 职称材料

题名AES加密算法中S-BOX的算法与VLSI实现被引量：1: 1; 作者张志峰林正浩; 机构同济大学微电子中心; 出处《计算机工程与应用》 CSCD 北大核心 2006年第19期67-68,共2页; 基金国家863高技术研究发展计划资助项目(编号:2005AA1Z1040); 文摘基于GF(24)域映射的方法,采用定制方式完成了AES加密算法中关键部件S-Box的设计与实现。设计上基于中芯国际(SMIC)的0.18滋m1P6M设计工艺,经过电路设计与验证、电路仿真、版图设计与验证、版图后仿真得到最终物理版图实现。经过与基于自动综合和布局布线得到的设计的时延和面积的比较,证明该设计是有效的。; 关键词 AES S-BOX 定制; Keywords AES,S-Box,custom; 分类号 TP309 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名Logical Effort理论在电路设计中的应用被引量：1: 2; 作者金钊; 机构同济大学微电子中心; 出处《现代电子技术》 2007年第2期189-191,共3页; 文摘介绍了一种对于包含较长互连线的CMOS电路的优化方法,该方法是在Logical Effort理论基础上加入互联电阻模型得到的。这是一种简单的延迟模型,非常适合于快速而又有效的手工计算。有助于快速的预测电路的最小延迟,并以此优化电路的结构和逻辑门的尺寸。通过仿真证明了,当逻辑结构不是简单的反相器时,一样可以通过带互联电阻模型的Logical Effort模型得到简单的优化方案。; 关键词 Logical EFFORT 深亚微米延迟逻辑门; Keywords Logical Effort sub - micron delay logical gate; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于遗传算法的NoC处理单元映射研究被引量：6: 3; 作者孙榕林正浩; 机构同济大学微电子中心; 出处《计算机科学》 CSCD 北大核心 2008年第4期51-53,84,共4页; 基金国家863高技术研究发展计划资助项目(编号:2005AA1Z1040); 文摘传统的基于总线的SoC体系结构及设计方法在解决多处理器的复杂系统中将遇到瓶颈,有效解决方案NoC(片上网络)成为新的发展趋势。本文研究了广泛使用的二维规则型网络(2D-mesh)对影响系统性能的重要因素——功耗建立模型,以及形成处理单元位置映射等问题。最后运用遗传算法来寻找已建立的功耗模型最优解或近最优解。试验结果表明,遗传算法能够使得目标函数很快收敛,起到了很好的全局寻优效果。; 关键词 NOC 通讯功耗处理单元映射遗传算法; Keywords NoC, Power communication power consumption, Process element mapping, Genetic algorithm; 分类号 O242.23 [理学—计算数学] O189.11 [理学—基础数学]; 在线阅读下载PDF 职称材料

题名高速缓冲存储器的设计与实现被引量：3: 4; 作者魏素英彭洪林正浩; 机构同济大学微电子中心; 出处《现代电子技术》 2005年第18期86-88,共3页; 文摘随着芯片集成度的提高,在高速CPU与低速内存之间插入有缓冲作用的速度较快、容量较小的高速缓冲存储器,解决了两者速度的平衡和匹配问题,对微处理器整体性能有很大提高。本文从高速缓存的结构和基本理论出发,理论结合实际,介绍了32位高性能、低功耗嵌入式微处理器中高速缓存的实现方法,从RTL设计到版图设计的各个部分进行了论述,并介绍了该模块全定制部分电路和版图的实现。; 关键词 32位嵌入式CPU 高速缓存基本结构全定制电路和版图设计; Keywords 32 b embedded CPU cache basic structure full custom,circuit and layout design; 分类号 TP343 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名用Encounter实现Mesh-Local-Tree结构的时钟设计流程被引量：2: 5; 作者顾琴林正浩; 机构同济大学微电子中心; 出处《半导体技术》 CAS CSCD 北大核心 2008年第7期626-629,共4页; 文摘提出了一种实用的设计流程,即在Cadencd公司的Encounter环境中去实现对网格+本地树(MLT)时钟结构的综合与分析方法。对一个实际工业设计试验的数据表明:运用Clockmesh+CTS的综合方式,MLT的时钟架构相对于单一的树结构能够实现更小的时钟偏差(114 ps、171 ps)。同时,将这种设计流程运用于其他设计中,以比较MLT和CTS不同的设计流程。结果显示,MLT的时钟架构可以实现更小的时钟偏差,同时还可以降低缓冲器的数量,这样也弥补了单一网格结构的功耗问题。; 关键词网格+本地树时钟网格时钟树综合时钟偏差; Keywords MLT Clockmesh CTS clock skew; 分类号 TN43 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名64位CPU的FPGA原型验证被引量：3: 6; 作者孙玉焕; 机构同济大学微电子中心; 出处《现代电子技术》 2007年第21期158-160,共3页; 文摘验证是IC设计中非常重要的一个环节。为了在功能验证时达到更快的验证速度,引入了FPGA原型验证。首先介绍了FPGA的原型验证基础,然后重点说明了64位CPU的FPGA原型验证的具体实现。其中主要包括基于验证平台的代码转换、综合、实现、配置及调试等。在充分的测试后,增加了CPU功能的完整性和正确性。本文对于验证设计有重要的指导意义。; 关键词原型验证仿效 VirtexTM-4 FPGA验证; Keywords prototype verification emulation VirtexTM - 4 FPGA verification; 分类号 TN102 [电子电信—物理电子学]; 在线阅读下载PDF 职称材料

题名AVC/H．264整数离散余弦变换及反变换的结构设计被引量：3: 7; 作者魏利风; 机构同济大学微电子中心; 出处《现代电子技术》 2008年第4期121-123,125,共4页; 文摘根据AVC/H.264标准中提出的整数离散余弦变换(DCT)及其反变换(iDCT)算法,旨在给出一种能够同时实现4×4,8×8 DCT/IdCT和Hadamard变换的设计方法。设计中充分利用DCT和iDCT的相似性和算法对称性,用高度并行结构来加快处理速度。采用一维DCT/iDCT单元复用的方式实现二维DCT/iDCT运算,同时提出实现设计的全定制实现方法,对全定制实现此设计进行初步布局规划。; 关键词 AVC/H.264 离散余弦变换并行全定制; Keywords AVC/H.264 DCT parallel full custom design; 分类号 TN43 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名除法器设计与面积优化被引量：1: 8; 作者蔡旻; 机构同济大学微电子中心; 出处《现代电子技术》 2007年第24期171-173,共3页; 文摘除法器虽然应用频率不高,但占用面积较大,在很大程度上决定了系统的性能和时钟频率。因此对除法器的结构进行研究与分析,具有很高的实用价值。介绍了基-2 SRT除法器的设计与结构优化,在不增加延时的前提下尽可能地减少面积。; 关键词除法器 SRT 面积优化数字IC设计; Keywords divider SRT area optimize digital IC design; 分类号 TN710 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名基于跳转轨迹的分支目标缓冲研究: 9; 作者熊振亚林正浩任浩琪; 机构同济大学电子与信息工程学院同济大学微电子中心; 出处《计算机科学》 CSCD 北大核心 2017年第3期195-201,214,共8页; 文摘现代计算机体系结构受两个方面的困扰:性能和能耗。为降低嵌入式处理器日益增长的功耗,提出基于跳转轨迹的分支目标缓冲结构(TG-BTB)。与传统分支目标缓冲每次提取指令时需要查询分支目标缓冲不同,TG-BTB只在执行轨迹预测为跳转时才查询分支目标缓冲。该结构通过在程序执行过程中动态分析跳转轨迹行为,可以实现只在轨迹跳转时查询分支目标缓冲,从而降低功耗。在动态分析过程中首先提取记录两条跳转分支指令之间的指令间隔,然后将提取的指令间隔存储在TG-BTB中,最后根据存储在TG-BTB中的指令间隔决定是否需要查询BTB。基于基准测试向量进行模型验证和性能测试,实验结果表明TG-BTB降低了81%的BTB查询能耗。; 关键词跳转轨迹指令间隔分支目标缓冲能耗; Keywords Taken trace, Instruction Interval, BTB, Energy consumption; 分类号 TP301 [自动化与计算机技术—计算机系统结构] TP332 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	AES加密算法中S-BOX的算法与VLSI实现	张志峰林正浩	《计算机工程与应用》 CSCD 北大核心	2006	1	在线阅读下载PDF 职称材料
2	Logical Effort理论在电路设计中的应用	金钊	《现代电子技术》	2007	1	在线阅读下载PDF 职称材料
3	基于遗传算法的NoC处理单元映射研究	孙榕林正浩	《计算机科学》 CSCD 北大核心	2008	6	在线阅读下载PDF 职称材料
4	高速缓冲存储器的设计与实现	魏素英彭洪林正浩	《现代电子技术》	2005	3	在线阅读下载PDF 职称材料
5	用Encounter实现Mesh-Local-Tree结构的时钟设计流程	顾琴林正浩	《半导体技术》 CAS CSCD 北大核心	2008	2	在线阅读下载PDF 职称材料
6	64位CPU的FPGA原型验证	孙玉焕	《现代电子技术》	2007	3	在线阅读下载PDF 职称材料
7	AVC/H．264整数离散余弦变换及反变换的结构设计	魏利风	《现代电子技术》	2008	3	在线阅读下载PDF 职称材料
8	除法器设计与面积优化	蔡旻	《现代电子技术》	2007	1	在线阅读下载PDF 职称材料
9	基于跳转轨迹的分支目标缓冲研究	熊振亚林正浩任浩琪	《计算机科学》 CSCD 北大核心	2017	0	在线阅读下载PDF 职称材料