为研究异构多核片上系统(multi-processor system on chip,MPSoC)在密集并行计算任务中的潜力,文章设计并实现了一种适用于粗粒度数据特征、面向任务级并行应用的异构多核系统动态调度协处理器,采用了片上缓存、任务输出的多级写回管理...为研究异构多核片上系统(multi-processor system on chip,MPSoC)在密集并行计算任务中的潜力,文章设计并实现了一种适用于粗粒度数据特征、面向任务级并行应用的异构多核系统动态调度协处理器,采用了片上缓存、任务输出的多级写回管理、任务自动映射、通讯任务乱序执行等机制。实验结果表明,该动态调度协处理器不仅能够实现任务级乱序执行等基本设计目标,还具有极低的调度开销,相较于基于动态记分牌算法的调度器,运行多个子孔径距离压缩算法的时间降低达17.13%。研究结果证明文章设计的动态调度协处理器能够有效优化目标场景下的任务调度效果。展开更多
随着工艺制程的不断微缩,动态随机存储器(dynamic random access memory,DRAM)的集成度持续提高,单颗芯片上存储单元的数目呈指数增长,随之带来的是芯片发热严重和泄漏电流增大等问题,为了实时监测内部温度并控制相应的刷新操作,DRAM需...随着工艺制程的不断微缩,动态随机存储器(dynamic random access memory,DRAM)的集成度持续提高,单颗芯片上存储单元的数目呈指数增长,随之带来的是芯片发热严重和泄漏电流增大等问题,为了实时监测内部温度并控制相应的刷新操作,DRAM需要在内部集成温度传感器。文章从DRAM的基本结构、工作原理和实际工作中对内置温度传感器的需求出发,研究不同读出架构的集成式温度传感器的优缺点,考虑到感温精度、感温范围、功耗和成本等因素以及DRAM产品规格说明书中对内置温度传感器的要求,设计出一款基于时域读出架构的免校准低功耗温度传感器。采用19 nm的互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺进行仿真验证,结果表明,免校准的前提下,该温度传感器在0~110℃的感温范围内具有3℃的仿真精度,版图面积为0.189 mm^(2),平均功耗为340.31μW,感温时间为550μs。文章设计的温度传感器满足DRAM对于内置温度传感器的要求,且大大降低了DRAM的生产成本。展开更多
文摘为研究异构多核片上系统(multi-processor system on chip,MPSoC)在密集并行计算任务中的潜力,文章设计并实现了一种适用于粗粒度数据特征、面向任务级并行应用的异构多核系统动态调度协处理器,采用了片上缓存、任务输出的多级写回管理、任务自动映射、通讯任务乱序执行等机制。实验结果表明,该动态调度协处理器不仅能够实现任务级乱序执行等基本设计目标,还具有极低的调度开销,相较于基于动态记分牌算法的调度器,运行多个子孔径距离压缩算法的时间降低达17.13%。研究结果证明文章设计的动态调度协处理器能够有效优化目标场景下的任务调度效果。
文摘随着工艺制程的不断微缩,动态随机存储器(dynamic random access memory,DRAM)的集成度持续提高,单颗芯片上存储单元的数目呈指数增长,随之带来的是芯片发热严重和泄漏电流增大等问题,为了实时监测内部温度并控制相应的刷新操作,DRAM需要在内部集成温度传感器。文章从DRAM的基本结构、工作原理和实际工作中对内置温度传感器的需求出发,研究不同读出架构的集成式温度传感器的优缺点,考虑到感温精度、感温范围、功耗和成本等因素以及DRAM产品规格说明书中对内置温度传感器的要求,设计出一款基于时域读出架构的免校准低功耗温度传感器。采用19 nm的互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺进行仿真验证,结果表明,免校准的前提下,该温度传感器在0~110℃的感温范围内具有3℃的仿真精度,版图面积为0.189 mm^(2),平均功耗为340.31μW,感温时间为550μs。文章设计的温度传感器满足DRAM对于内置温度传感器的要求,且大大降低了DRAM的生产成本。
