-
题名实现宏单元高质量自动摆放的约束
被引量：2
- 1
-
-
作者
陈力颖
陈旭洲
李勇
刘宏伟
-
机构
天津工业大学电子与信息工程学院
天津工业大学天津市光电检测技术与系统重点实验室
台州国晶智芯科技有限公司
-
出处
《天津工业大学学报》
CAS
北大核心
2021年第6期61-65,共5页
-
基金
中国国家留学基金资助项目(201908120039)
天津市科技计划项目(18ZXCLGX00090,18JCYBJC85400)。
-
文摘
为实现宏单元(Macro)的自动摆放,针对Innovus的超级命令PlanDesign展开研究,分别以Module与Marco作为目标种子,对不同约束条件进行多次实验,得出结果最佳的约束条件,并将实验结果与已经流片的Floorplan在时序、时间、功耗和时钟关键节点分布进行对比。结果表明:2种自动摆放Macro的约束条件均可以比人工节省80%的时间;功耗分别下降约5%和3.3%;时钟关键节点更加密集。
-
关键词
宏单元
布图规划
约束
自动摆放
-
Keywords
macrocells
Floorplan
constraint
automatic placement
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名一种用于非制冷红外探测器的高速比较器
被引量：1
- 2
-
-
作者
陈力颖
张博超
李勇
徐微
-
机构
天津工业大学电子与信息工程学院
天津工业大学天津市光电检测技术与系统重点实验室
台州国晶智芯科技有限公司
-
出处
《天津工业大学学报》
CAS
北大核心
2023年第4期57-62,70,共7页
-
基金
天津市科技计划项目(18ZXCLGX0090)
天津市自然科学基金资助项目(18JCYBJC85400)。
-
文摘
为了提高红外探测器模数转换的速度与精度,设计了一种用于非制冷红外焦平面阵列探测器片上14位10 MSps逐次逼近型模数转换器的高速比较器。本比较器采用前置放大器、动态高速度锁存器和新型输出缓冲器的三联级结构,并通过输入、输出失调存储的方式对各级放大器进行失调电压消除,使比较器工作的速度与精度得到提高。结果表明:基于TSMC 0.18μm 1P6M工艺进行设计与仿真,在电源电压为5 V的情况下,该比较器的采样速率为200 MSps,失调电压为32.63 V,传输延时为259 ps,-3 dB带宽为1.11 GHz。该比较器相较于其他的设计,具有更小的失调电压以及传输延时,满足逐次逼近型模数转换器对其比较器速度与精度的要求。
-
关键词
非制冷红外探测器
模数转换器
高速比较器
失调电压
非制冷
-
Keywords
uncooled infrared detector
analog-to-digital converter
high-speed comparator
offset voltage
uncooled
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
-
题名一种红外焦平面阵列探测器的新型非均匀性校正电路
被引量：3
- 3
-
-
作者
陈力颖
王慧雯
李勇
高竹梅
-
机构
天津工业大学电子与信息工程学院
天津工业大学天津市光电检测技术与系统重点实验室
台州国晶智芯科技有限公司
-
出处
《传感技术学报》
CAS
CSCD
北大核心
2022年第8期1052-1056,共5页
-
基金
天津市科技计划项目(18ZXCLGX0090)
天津市自然科学基金(18JCYBJC85400)。
-
文摘
非制冷红外焦平面阵列(IRFPA)读出电路由于工艺制造或受环境条件的影响在正常运行时会产生非均匀性。针对传统电路存在的非均匀性问题,设计了基于12μm像元的非均匀性校正电路,该新型非均匀校正电路采用共源共栅电流镜产生电流,并且通过调节比例电流支路输出不同比例的电流,加入放大器负反馈结构提高电流精度,对像元阵列产生的非均匀性进行补偿。在TSMC 0.18μm工艺条件下进行仿真测试,新型校正电路进行校正之后,校正电流为368 nA。积分电流为44.24 nA,积分电路(CTIA)输出电压为3.81 V,积分时间缩短为255.43 ns,在不同的温度条件下,非均匀性问题降为3%以下,输出电压更稳定,满足设计条件。
-
关键词
集成电路
非均匀性校正
实验仿真
读出电路
-
Keywords
integrated circuit
non-uniformity correction
experimental simulation
readout circuit
-
分类号
TN432
[电子电信—微电子学与固体电子学]
-
-
题名基于7 nm NPU预布局的布图优化设计
- 4
-
-
作者
陈力颖
高祥
李勇
徐微
-
机构
天津工业大学电子与信息工程学院
天津工业大学天津市光电检测技术与系统重点实验室
台州国晶智芯科技有限公司
-
出处
《天津工业大学学报》
CAS
北大核心
2023年第5期75-80,共6页
-
基金
天津市科技计划资助项目(18ZXCLGX0090)
天津市自然科学基金资助项目(18JCYBJC85400)。
-
文摘
为了解决7 nm布图设计中直通寄存器在自动布局时不能均匀分布且高宽比相差较大、纵向绕线较多的问题,提出在布图阶段提前布局直通寄存器,并将宏单元放置在模块上下两端以避开直通寄存器密集位置的优化方法;并针对7 nm工艺对宏单元位置的约束,通过工具命令语言(TCL)脚本修复宏单元在布图阶段引起的违例。结果表明:相较于摆放在四周的布图规划,优化后的布图规划中建立时间最差负违例(WNS)减少0.131 ns,负违例总和(TNS)下降约80%,纵向拥塞从9.23%降至0.98%,功耗下降约500 mW;优化布图后执行TCL脚本,宏单元引起的违例下降了288条,相较人工修复节约了90%以上的时间。
-
关键词
直通寄存器
宏单元
布图规划
拥塞
7
nm
-
Keywords
feedthrough register
marco cells
floorplan
congestion
7 nm
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
