-
题名ZUC算法的高性能硬件架构
- 1
-
-
作者
宋锐
张莎莎
张若琳
向泽军
陈思维
曾祥勇
-
机构
湖北大学网络空间安全学院智能感知系统与安全教育部重点实验室
南京南自数安技术有限公司
密码科学技术全国重点实验室
湖北大学数学与统计学学院智能感知系统与安全教育部重点实验室应用数学湖北省重点实验室
-
出处
《密码学报(中英文)》
北大核心
2025年第4期820-835,共16页
-
基金
国家自然科学基金(62272147)
武汉市科技局(2022010801020328)
+1 种基金
保密通信重点实验室基金(6142103012207)
湖北省自然科学基金创新群体项目(2023AFA021)。
-
文摘
ZUC(祖冲之)是我国自主研发的流密码算法,ZUC-256作为其升级版,旨在迎接5G通信与后量子密码时代的挑战.为满足5G超高可靠低时延通信等复杂场景对密码算法提出的高性能要求,本文基于ASIC平台设计了一种高吞吐率的ZUC硬件架构.首先,本文探索了一种基于多个加数的模(231−1)加运算方法,基于该方法与多级流水线技术,成功将线性反馈移位寄存器的自反馈回路的关键路径缩短至一个32比特加法器,从而显著缩短时钟周期,提高系统的工作频率.其次,本文基于加法器拆解的思想,对有限状态自动机的模232加法结构进行了时延优化的细分,使其关键路径等同于1个16比特的加法器与1个多路选择器级联的路径.实验结果表明,在TSMC 90 nm工艺库下,本文所提架构的工作频率最高可达1470 MHz,吞吐率最高可达47.04 Gbps,相较于现有研究成果,吞吐率提高了22.5%.
-
关键词
ZUC算法
流水线
ASIC
高吞吐
-
Keywords
ZUC
pipe-line
ASIC
high-throughput
-
分类号
TP309.7
[自动化与计算机技术—计算机系统结构]
-
