期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
3
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
GETS——一个通用的EDIF翻译系统
1
作者
方佳佶
张美玉
+4 位作者
杨峥嵘
许越
朱正风
何新平
连永君
《计算机学报》
EI
CSCD
北大核心
1991年第5期395-397,共3页
EDIF语言是电子设计的国际交换标准,EDIF翻译器是当今CAD/CAE系统必不可少的对外接口的工具,GETS是国内第一个开发成功的EDIF翻译器,它的主要功能是对EDIF 200版本的数据进行词法检查、语法检查、语义分析、关键字映照、层次展开和数据...
EDIF语言是电子设计的国际交换标准,EDIF翻译器是当今CAD/CAE系统必不可少的对外接口的工具,GETS是国内第一个开发成功的EDIF翻译器,它的主要功能是对EDIF 200版本的数据进行词法检查、语法检查、语义分析、关键字映照、层次展开和数据变换等。GETS是一个通用的EDIF接口软件,其独特的接口方案与其他CAD/CAE软件的内部数据结构无关,使它能与任何电子设计的CAD/CAE软件相连。
展开更多
关键词
GETS
EDIF
翻译系统
电子设计
CAD
在线阅读
下载PDF
职称材料
Panda－Map：真值表结构FPGA的性能驱动的逻辑映射优化算法
2
作者
张阳
张平
《电子学报》
EI
CAS
CSCD
北大核心
1994年第11期55-60,共6页
基于真值表ＴＬＵ（ＴａｂｌｅｏｆＬｏｏｋ－Ｕｐ）结构的ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）在各种ＦＰＧＡ结构中占有越来越重要的地位。但迄今为止各种针对ＴＬＵＦＰＧＡ的逻辑映射算法都无法实现...
基于真值表ＴＬＵ（ＴａｂｌｅｏｆＬｏｏｋ－Ｕｐ）结构的ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）在各种ＦＰＧＡ结构中占有越来越重要的地位。但迄今为止各种针对ＴＬＵＦＰＧＡ的逻辑映射算法都无法实现对面积和延迟的折衷考虑：不是只考虑面积优化，就是只考虑延迟优化，本文提出并实现了进行面积和延迟折衷的性能驱动的逻辑映射优化算法：Ｐａｎｄａ－Ｍａｐ，它是对面积驱动的Ｃｈｏｒｔｌｅ－ｃｒｆ［７］及延迟驱动的Ｃｈｏｒｔｌｅ－ｄ［６］的较大改进，并且Ｐａｎｄａ－Ｍａｐ采用了一种新的启发性算法将组合网络分割成若干个单输出子网络。
展开更多
关键词
FPGA
真值表
逻辑映射
优化算法
在线阅读
下载PDF
职称材料
单输出组合网络的TLU FPGA的逻辑映射
3
作者
张阳
吴昌
+1 位作者
赵丽
严晓浪
《计算机辅助设计与图形学学报》
EI
CSCD
1995年第2期141-146,共6页
基于真值表结构的ＦＰＧＡ，即ＴＬＵ（ＴａｂｌｅｏｆＬｏｏｋ－Ｕｐ）ＦＰＧＡ是一种颇具代表性的ＦＰＧＡ结构。在本文中作者针对单输出组合网络，提出并实现了对面积和延迟进行折衷考虑的ＴＬＵＦＰＧＡ的逻辑映射算法，它综合了面...
基于真值表结构的ＦＰＧＡ，即ＴＬＵ（ＴａｂｌｅｏｆＬｏｏｋ－Ｕｐ）ＦＰＧＡ是一种颇具代表性的ＦＰＧＡ结构。在本文中作者针对单输出组合网络，提出并实现了对面积和延迟进行折衷考虑的ＴＬＵＦＰＧＡ的逻辑映射算法，它综合了面积驱动的Ｃｈｏｒｔｌｅ－ｃｒｆ及延迟驱动的Ｃｈｏｒｔｌｅ－ｄ的优点。这为进一步将该算法拓展至实际的多输出组合网络乃至同步时序网络打下了基础。
展开更多
关键词
可编程门阵列
逻辑映射
真值表
在线阅读
下载PDF
职称材料
题名
GETS——一个通用的EDIF翻译系统
1
作者
方佳佶
张美玉
杨峥嵘
许越
朱正风
何新平
连永君
机构
复旦大学电子工程系
中
国科学院上海冶金研究所
清华大学电子工程系
北京集成电路设计中心
出处
《计算机学报》
EI
CSCD
北大核心
1991年第5期395-397,共3页
文摘
EDIF语言是电子设计的国际交换标准,EDIF翻译器是当今CAD/CAE系统必不可少的对外接口的工具,GETS是国内第一个开发成功的EDIF翻译器,它的主要功能是对EDIF 200版本的数据进行词法检查、语法检查、语义分析、关键字映照、层次展开和数据变换等。GETS是一个通用的EDIF接口软件,其独特的接口方案与其他CAD/CAE软件的内部数据结构无关,使它能与任何电子设计的CAD/CAE软件相连。
关键词
GETS
EDIF
翻译系统
电子设计
CAD
分类号
TN402 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
Panda－Map：真值表结构FPGA的性能驱动的逻辑映射优化算法
2
作者
张阳
张平
机构
北京集成电路设计中心
出处
《电子学报》
EI
CAS
CSCD
北大核心
1994年第11期55-60,共6页
文摘
基于真值表ＴＬＵ（ＴａｂｌｅｏｆＬｏｏｋ－Ｕｐ）结构的ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）在各种ＦＰＧＡ结构中占有越来越重要的地位。但迄今为止各种针对ＴＬＵＦＰＧＡ的逻辑映射算法都无法实现对面积和延迟的折衷考虑：不是只考虑面积优化，就是只考虑延迟优化，本文提出并实现了进行面积和延迟折衷的性能驱动的逻辑映射优化算法：Ｐａｎｄａ－Ｍａｐ，它是对面积驱动的Ｃｈｏｒｔｌｅ－ｃｒｆ［７］及延迟驱动的Ｃｈｏｒｔｌｅ－ｄ［６］的较大改进，并且Ｐａｎｄａ－Ｍａｐ采用了一种新的启发性算法将组合网络分割成若干个单输出子网络。
关键词
FPGA
真值表
逻辑映射
优化算法
Keywords
FPGA,TLU ,Logic mapping, Performance
分类号
TN4 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
单输出组合网络的TLU FPGA的逻辑映射
3
作者
张阳
吴昌
赵丽
严晓浪
机构
北京集成电路设计中心
出处
《计算机辅助设计与图形学学报》
EI
CSCD
1995年第2期141-146,共6页
文摘
基于真值表结构的ＦＰＧＡ，即ＴＬＵ（ＴａｂｌｅｏｆＬｏｏｋ－Ｕｐ）ＦＰＧＡ是一种颇具代表性的ＦＰＧＡ结构。在本文中作者针对单输出组合网络，提出并实现了对面积和延迟进行折衷考虑的ＴＬＵＦＰＧＡ的逻辑映射算法，它综合了面积驱动的Ｃｈｏｒｔｌｅ－ｃｒｆ及延迟驱动的Ｃｈｏｒｔｌｅ－ｄ的优点。这为进一步将该算法拓展至实际的多输出组合网络乃至同步时序网络打下了基础。
关键词
可编程门阵列
逻辑映射
真值表
Keywords
TLU
FPGA
logic mapping
delay
area
分类号
TP303 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
GETS——一个通用的EDIF翻译系统
方佳佶
张美玉
杨峥嵘
许越
朱正风
何新平
连永君
《计算机学报》
EI
CSCD
北大核心
1991
0
在线阅读
下载PDF
职称材料
2
Panda－Map：真值表结构FPGA的性能驱动的逻辑映射优化算法
张阳
张平
《电子学报》
EI
CAS
CSCD
北大核心
1994
0
在线阅读
下载PDF
职称材料
3
单输出组合网络的TLU FPGA的逻辑映射
张阳
吴昌
赵丽
严晓浪
《计算机辅助设计与图形学学报》
EI
CSCD
1995
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
