期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
高速DSP与SDRAM之间信号传输延时的分析及应用 被引量:1
1
作者 葛宝珊 裴艳薇 王希常 《电子技术应用》 北大核心 2003年第5期73-75,共3页
在高速数字电路设计中,信号在印刷电路板(PCB)上的传输延时对于电路的时序影响已不容忽视。详细分析并推导了高速数字信号处理器(DSP)与同步动态随机存取存储器(SDRAM)之间各信号的传输延时约束关系;通过一个实例,给出了应用约束条件的... 在高速数字电路设计中,信号在印刷电路板(PCB)上的传输延时对于电路的时序影响已不容忽视。详细分析并推导了高速数字信号处理器(DSP)与同步动态随机存取存储器(SDRAM)之间各信号的传输延时约束关系;通过一个实例,给出了应用约束条件的具体方法。 展开更多
关键词 DSP SDRAM 信号传输延时 数字信号处理器 同步动态随机存取存储器 数字电路设计 印刷电路板
在线阅读 下载PDF
分步式并行MQ编码及其VLSI设计 被引量:1
2
作者 王前 吕东强 《高技术通讯》 EI CAS CSCD 北大核心 2009年第3期247-252,共6页
针对MQ编码的环路反馈结构的高复杂度对实现快速图像压缩硬件的限制,研究分析了MQ编码的基本算法,提出了'区间编码'和'位填充'之间有一定的独立性,可用先进先出(FIFO)管道连接后并行处理的思想,并设计了一种适合MQ编码... 针对MQ编码的环路反馈结构的高复杂度对实现快速图像压缩硬件的限制,研究分析了MQ编码的基本算法,提出了'区间编码'和'位填充'之间有一定的独立性,可用先进先出(FIFO)管道连接后并行处理的思想,并设计了一种适合MQ编码算法特点的异步流水线与有限状态机(FSM)相结合的分步式并行结构。该结构简单合理,FIFO管道的引入可支持异步流水电路,FSM的动态优化策略有效地防止了流水的阻塞,复杂环路的逐层分解显著降低了编码的反馈效应,根据程序运行过程中的数据操作动态特征,利用概率统计规律和状态机分割减小了系统的关键路径长度。该结构的资源利用率高,现场可编程门阵列(FPGA)原型系统最高时钟工作频率为233MHz,吞吐率与其它同类结构相比有明显提高,达到116.5Mbps。 展开更多
关键词 算术编码 分步式 图像压缩 关键路径
在线阅读 下载PDF
基于ZIG-ZAG交织的H·264/AVC容错编码算法 被引量:2
3
作者 姜东 李波 +1 位作者 李炜 宋建斌 《电子学报》 EI CAS CSCD 北大核心 2006年第11期1941-1945,共5页
本文提出了一种基于ZIG-ZAG交织的灵活宏块排列算法ZFMO,按ZIG-ZAG扫描方式沿次对角线方向上交织排列宏块,从而在低位率下达到了编码效率和容错性能的最佳平衡点.实验结果表明,ZFMO在低丢包率的网络环境下比当前H.264/AVC的推荐算法具... 本文提出了一种基于ZIG-ZAG交织的灵活宏块排列算法ZFMO,按ZIG-ZAG扫描方式沿次对角线方向上交织排列宏块,从而在低位率下达到了编码效率和容错性能的最佳平衡点.实验结果表明,ZFMO在低丢包率的网络环境下比当前H.264/AVC的推荐算法具有更好的编码效率和容错性能.经过率失真优化后的ZFMO算法性能进一步提高. 展开更多
关键词 视频容错编码 FMO H.264/AVC 率失真优化
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部