题名 电容式触摸感应技术中的电容物理学
被引量：11
1
作者
何燕冬 杨龙 彭涛
机构
北京大学微电子系 Ansoft公司 Cypress公司触摸事业部
出处
《电子产品世界》
2009年第8期17-18,共2页
文摘
采用不同的电路算法时,不同物理特性的电容对最终的感应信号有不同的影响。高性能的电容触摸技术开发要求工程师对触摸屏的电容性质和物理机制有透彻的理解和清醒的认识。本文运用电力线基本原理,对分布在触摸屏上的不同电容特性进行了深入的分析。
关键词
电容感应 电容 电力 线
分类号
TP334.3
[自动化与计算机技术—计算机系统结构]
O441.1
[理学—电磁学]
题名 SiP—实现真正意义SoC的可行途径
2
作者
吉利久 张钢刚
机构
北京大学微电子系 MPW中心
出处
《中国集成电路》
2009年第2期9-12,21,共5页
文摘
1 单片SoC的局限SoC问世之初，人们对它寄予厚望，憧憬着“系统芯片”的美好未来，那是上个世纪90年代的事。将近20年过去，以嵌入IP为特征的SoC，不断扩展工艺内涵，朝着实现“系统芯片”的目标努力。也许是当初人们的期望过高，也许是因为“系统”的内涵太泛，目前SoC可以实现的只能算是子系统，还没有达到在芯片上实现真正意义系统的水平。
关键词
SOC 子系统 芯片 单片
分类号
TN405
[电子电信—微电子学与固体电子学]
题名 基于遗传算法的测试访问机制最优化
被引量：1
3
作者
夏冰 冯建华
机构
北京大学 深圳研究生院信息工程学院北京大学微电子系
出处
《微电子学与计算机》
CSCD
北大核心
2007年第6期207-210,共4页
文摘
讨论了使测试访问机制最优化的几个问题,然后试着采用遗传算法来解决这些问题,在两个SoC上用遗传算法进行实验,把实验结果与采用整数线性规划方法(Integer Linear Programming,ILP)的结果进行比较可以发现效果改善的很明显。实验结果说明采用遗传算法对测试访问机制进行最优化处理的效果要好于ILP。
关键词
测试访问 嵌入式核 系统芯片 测试访问机制 遗传算法
Keywords
test access embedded core system-on-chip （SoC） test access mechanism （TAM） genetic algorithm
分类号
TP31
[自动化与计算机技术—计算机软件与理论]
题名 24位高精度音频ΣΔDAC
被引量：1
4
作者
黄薇 郑士源
机构
北京大学微电子系 深圳安凯微电子 股份有限公司
出处
《微电子学与计算机》
CSCD
北大核心
2007年第1期15-17,24,共4页
文摘
文章介绍了一种应用于高品质音频领域的24位ΣΔ数-模转换器(ΣΔDAC)。用两个半带滤波器和一个梳状滤波器来实现64倍的过采样。优化设计选择了多位ΣΔ调制器用CT输出级用来实现高信噪比,并降低系统对时钟抖动的敏感度。DWA算法被用来实现数字-模拟接口的线性特性。整个DAC的信噪比达到96dB,动态范围90dB。采用中芯国际0.13#m工艺,整个电路面积为1.5mm2。
关键词
∑ΔDAC(∑Δ数/模转换器) ∑Δ调制器 过采样 半带滤波器 梳状滤波器 DWA
Keywords
Sigma-delta digital-to-analog converter, Sigma-delta modulator, Over sample, Half band filter, SINC filter, DWA
分类号
TN4
[电子电信—微电子学与固体电子学]
题名 低压中和化CMOS差分低噪声放大器设计
5
作者
宋睿丰 廖怀林 黄如 王阳元
机构
北京大学微电子系
出处
《电子器件》
CAS
2007年第2期465-468,共4页
基金
国家自然科学基金资助(90207004)
文摘
以设计低电压LNA电路为目的,提出了一种采用关态MOSFET中和共源放大器输入级栅漏寄生电容Cgd的CMOS差分低噪声放大器结构.基于该技术,采用0.35μmCMOS工艺设计了一种工作在5.8GHz的低噪声放大器.结果表明,在考虑了各种寄生效应的情况下,该低噪声放大器可以在0.75V的电源电压下工作,其功耗仅为2.45mW.在5.8GHz工作频率下:该放大器的噪声系数为2.9dB,正向增益S21为5.8dB,反向隔离度S12为-30dB,S11为-13.5dB.
关键词
射频集成电路 中和化技术 低功耗 低噪声放大器
Keywords
RF integrate circuits（RFIC） neutralization technique low power low noise amplifier（LNA）
分类号
TN722.3
[电子电信—电路与系统]
题名 一种高速片内电流监控器实现
6
作者
郭慧 冯建华
机构
北京大学 深圳研究生院北京大学微电子系
出处
《微电子学与计算机》
CSCD
北大核心
2008年第2期140-143,共4页
文摘
静态电流(IDDQ)测试的实现方法研究是IDDQ测试领域的重要内容之一,高速、高精度是共同追求的目标。通过分析测试向量改变时流过被测电路的电源电流变化情况,得出制约IDDQ测试速度的主要因素。基于此,采用CMOS0.5μm工艺参数、SPICE仿真工具和模拟集成电路设计规则,提出一种快速、高精度的BICS(片内电流监控器)的设计方案。设计中利用辅助的PMOS开关管和延迟电路,有效地解决测试速度问题。设计出的电路达到了100MHz的测试速率、1A测量精度、500mV的最大电源电压降、50μA以上的故障电流检测能力,可以满足一定的实际应用需要。
关键词
电流监控器 IDDQ IDDQ测试 BICS 测试速度
Keywords
current sensor IDDQ IDDQ testing BICS test Speed
分类号
TN4
[电子电信—微电子学与固体电子学]
