检索结果-维普期刊中文期刊服务平台

基于Innovus混合放置的布局规划方法优化被引量：1: 1; 作者赵超峰孙希延 +2 位作者纪元法肖有军林孔成《半导体技术》北大核心 2024年第1期64-70,共7页; 随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单... 展开更多; 关键词布局规划设计约束参数调整通道空间规划优化的混合放置(MP)技术; 在线阅读下载PDF 职称材料

基于共享总线结构的存储器内建自测试电路: 2; 作者雷鹏纪元法 +1 位作者肖有军李尤鹏《半导体技术》北大核心 2024年第2期158-163,200,共7页; 随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设... 展开更多; 关键词共享总线结构存储器内建自测试(MBIST) 逻辑存储器测试电路面积层次化设计; 在线阅读下载PDF 职称材料

混合自由形式摆放布局规划方法: 3; 作者江富荣孙希延 +4 位作者肖有军纪元法白杨梁维彬曹荀《半导体技术》 CAS 北大核心 2023年第11期1030-1037,1044,共9页; 随着现代大规模集成电路中宏单元数量的增加,传统布局规划效率低且难以达到良好的结果质量。为应对此问题,提出了自由形式摆放(FFP)技术。然而,FFP方法存在供电网设计困难和设计规则违例等问题。针对传统布局规划和FFP方法当前的局限性... 展开更多; 关键词布局规划设计约束自动化调整混合自由形式摆放(FFP) 结果质量; 在线阅读下载PDF 职称材料

扫描位移过程中低功耗测试的设计与实现: 4; 作者李尤鹏纪元法 +1 位作者肖有军雷鹏《半导体技术》 CAS 北大核心 2023年第11期1012-1019,共8页; 针对扫描位移功耗过高带来的生产成本增加、良率降低的问题,提出采用时钟相位调整技术和逻辑阻隔技术相组合的方式来降低测试功耗。利用布局布线之后的时钟偏差和物理位置等信息对时钟相位进行调整,从而降低峰值功耗;通过寄存器输出端... 展开更多; 关键词扫描测试低功耗测试位移功耗时钟相位调整阻隔逻辑电路; 在线阅读下载PDF 职称材料

题名基于Innovus混合放置的布局规划方法优化被引量：1: 1; 作者赵超峰孙希延纪元法肖有军林孔成; 机构桂林电子科技大学信息与通信学院桂林电子科技大学广西精密导航技术与应用重点实验室卫星导航定位与位置服务国家地方联合工程研究中心南宁桂电电子科技研究院有限公司创意电子(南京)有限公司; 出处《半导体技术》北大核心 2024年第1期64-70,共7页; 基金国家自然科学基金(62061010,62161007) 广西科技厅项目(桂科AA20302022,桂科AB21196041,桂科AB22035074,桂科AD22080061) +2 种基金桂林电子科技大学研究生创新项目。; 文摘随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单元通道空间和标准单元密度大小、固定边界宏单元位置及脚本修复TSMC芯片集成检查(TCIC)违例的方法解决MP技术存在的问题。研究结果表明,优化的MP方式保留了MP技术的性能、功耗和面积(PPA)优势,且相比于传统方式布线长度优化了28%,时序违例优化了65%,功耗优化了609%。该方案可为多宏单元大规模设计的布局规划提供参考。; 关键词布局规划设计约束参数调整通道空间规划优化的混合放置(MP)技术; Keywords floorplan design constraint parameter adjustment channel space planning optimized mixed placer(MP)technology; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于共享总线结构的存储器内建自测试电路: 2; 作者雷鹏纪元法肖有军李尤鹏; 机构桂林电子科技大学信息与通信学院创意电子(南京)有限公司; 出处《半导体技术》北大核心 2024年第2期158-163,200,共7页; 基金国家自然科学基金(62061010,62161007) 广西科技厅项目(桂科AA20302022,桂科AB21196041,桂科AB22035074,桂科AD22080061) +4 种基金广西八桂学者项目桂林市科技项目(20210222-1) “认知无线电与信息处理”教育部重点实验室2022年主任基金。; 文摘随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。; 关键词共享总线结构存储器内建自测试(MBIST) 逻辑存储器测试电路面积层次化设计; Keywords shared bus memory built-in self-test(MBIST) logic memory testing circuit area hierarchical design; 分类号 TP333.8 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名混合自由形式摆放布局规划方法: 3; 作者江富荣孙希延肖有军纪元法白杨梁维彬曹荀; 机构桂林电子科技大学广西精密导航技术与应用重点实验室桂林电子科技大学信息与通信学院卫星导航定位与位置服务国家地方联合工程研究中心南宁桂电电子科技研究院有限公司创意电子(南京)有限公司; 出处《半导体技术》 CAS 北大核心 2023年第11期1030-1037,1044,共9页; 基金国家自然科学基金资助项目(62061010,62161007) 广西科技厅项目(桂科AA20302022,桂科AB21196041,桂科AB22035074,桂科AD22080061) +4 种基金广西八桂学者项目桂林市科技项目(20210222-1) 广西精密导航与应用重点实验室开放基金资助项目(DH202215)。; 文摘随着现代大规模集成电路中宏单元数量的增加,传统布局规划效率低且难以达到良好的结果质量。为应对此问题,提出了自由形式摆放(FFP)技术。然而,FFP方法存在供电网设计困难和设计规则违例等问题。针对传统布局规划和FFP方法当前的局限性,提出了一种混合FFP布局规划方法,通过供电网设计约束、自动宏对齐、设计规则检查修复脚本以及通道调整等方法解决FFP方法存在的问题。经过项目应用测试,结果表明混合FFP方法保留了FFP在性能、功耗和面积方面的优势,并减少了设计规则违例,时序违例减少了约46%,绕线总长度缩短了约9%,总体功耗降低了约26%,同时适用于低功耗设计。; 关键词布局规划设计约束自动化调整混合自由形式摆放(FFP) 结果质量; Keywords floorplan design constraint automated adjustment hybrid free form placement(FFP) quality of result; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名扫描位移过程中低功耗测试的设计与实现: 4; 作者李尤鹏纪元法肖有军雷鹏; 机构桂林电子科技大学信息与通信学院桂林电子科技大学广西精密导航技术与应用重点实验室卫星导航定位与位置服务国家地方联合工程研究中心创意电子(南京)有限公司; 出处《半导体技术》 CAS 北大核心 2023年第11期1012-1019,共8页; 基金国家自然科学基金资助项目(62061010,62161007) 广西科技厅项目(桂科AA20302022,桂科AB21196041,桂科AB22035074,桂科AD22080061) +4 种基金广西八桂学者项目桂林市科技项目(20210222-1) “认知无线电与信息处理”教育部重点实验室2022年主任基金资助项目。; 文摘针对扫描位移功耗过高带来的生产成本增加、良率降低的问题,提出采用时钟相位调整技术和逻辑阻隔技术相组合的方式来降低测试功耗。利用布局布线之后的时钟偏差和物理位置等信息对时钟相位进行调整,从而降低峰值功耗;通过寄存器输出端的扇出数量来决定阻隔逻辑电路插入点,从而降低平均功耗。将该方案应用于实际项目中,从面积、覆盖率、功耗角度分析了时钟相位调整技术和逻辑阻隔技术的特点。结果表明,在面积和覆盖率影响较小的情况下,采用两种技术组合后扫描位移的峰值功耗降低了73.24%,平均功耗降低了6.78%。该方案具有良好的实用性,可为大规模集成电路低功耗可测性设计提供参考。; 关键词扫描测试低功耗测试位移功耗时钟相位调整阻隔逻辑电路; Keywords scan test low power consumption test shift power consumption clock delay adjacent isolation logiccircuit; 分类号 TN791 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于Innovus混合放置的布局规划方法优化	赵超峰孙希延纪元法肖有军林孔成	《半导体技术》北大核心	2024	1	在线阅读下载PDF 职称材料
2	基于共享总线结构的存储器内建自测试电路	雷鹏纪元法肖有军李尤鹏	《半导体技术》北大核心	2024	0	在线阅读下载PDF 职称材料
3	混合自由形式摆放布局规划方法	江富荣孙希延肖有军纪元法白杨梁维彬曹荀	《半导体技术》 CAS 北大核心	2023	0	在线阅读下载PDF 职称材料
4	扫描位移过程中低功耗测试的设计与实现	李尤鹏纪元法肖有军雷鹏	《半导体技术》 CAS 北大核心	2023	0	在线阅读下载PDF 职称材料