一种适于大规模模拟电路多故障定位的方法 被引量：3

1

作者 赵建 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1997年第5期48-51,共4页

提出了判断模拟电路ｋ故障块相容性的一种快速方法和一种基于虚拟故障概念的电路分块诊断方法，它适用于大规模模拟电路故障定位．

关键词 模拟电路 故障诊断 块相容 虚拟故障 多故障定位

在线阅读 下载PDF 职称材料

数字移相集成电路触发误差的分析和改进 被引量：1

2

作者 汤炜 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2003年第z1期152-156,共5页

讨论一种新型的数字移相触发集成电路的工作原理、内部结构和功能特点.在此基础上,给出了移相范围和控制精度的计算方法.由于干扰,电网的频率并不保持稳定,出现频率漂移,导致误差,尤其是触发误差的产生.提出了一种优于目前广泛使用锁相... 讨论一种新型的数字移相触发集成电路的工作原理、内部结构和功能特点.在此基础上,给出了移相范围和控制精度的计算方法.由于干扰,电网的频率并不保持稳定,出现频率漂移,导致误差,尤其是触发误差的产生.提出了一种优于目前广泛使用锁相环的同步技术的减小触发误差方法,即采用调节计数器的计数脉冲来适应电网频率的漂移.给出了其算法的基本思想、具体电路和实验结果. 展开更多

关键词 集成电路 触发误差 频漂补偿 累加器

在线阅读 下载PDF 职称材料

深亚微米集成电路中的连线分割和缓冲器插入 被引量：1

3

作者 白宁 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2002年第3期323-327,共5页

为在一定的时间限制下得到最少的缓冲器插入数目和连线分段数目 ,提出了一种深亚微米电路设计方法 .该方法通过将传统的可变尺寸驱动连线模型改为缓冲器连线分段模型 ,得到了最优的缓冲器插入数目和连线分段数目 .实验结果表明 ,在不同... 为在一定的时间限制下得到最少的缓冲器插入数目和连线分段数目 ,提出了一种深亚微米电路设计方法 .该方法通过将传统的可变尺寸驱动连线模型改为缓冲器连线分段模型 ,得到了最优的缓冲器插入数目和连线分段数目 .实验结果表明 ,在不同的时间限制下 。 展开更多

关键词 深亚微米集成电路 连线分割 缓冲器插入

在线阅读 下载PDF 职称材料

低电压低功耗全加器的研究设计 被引量：6

4

作者 卢君明 徐锋 胡鹏飞 《固体电子学研究与进展》 CAS CSCD 北大核心 2004年第3期369-372,395,共5页

采用传输管逻辑和低电压 XOR/XNOR结构 ,设计了一种新型的适用于低电源电压下工作的低功耗高速全加器电路。在 1 .8V工作电压下 ,获得了运算时间为 0 .85 lns,平均功耗 ( 5 0 MHz) 3.35 μW的良好特性。

关键词 低电压 低功耗 新型全加器电路

在线阅读 下载PDF 职称材料

CMOS电路平均功耗最小平方估计技术 被引量：1

5

作者 卢君明 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2002年第3期315-318,共4页

功耗估计是数字 VLSI设计中需要重点考虑的因数 .由于芯片管腿数的增加 ,通过穷举仿真获得电路平均功耗的方法也越来越不现实 .文中将最小平方估计方法应用于 COMS VLSI的平均功耗估计 .该方法与电路功耗的概率分布无关 ,而且是无偏估... 功耗估计是数字 VLSI设计中需要重点考虑的因数 .由于芯片管腿数的增加 ,通过穷举仿真获得电路平均功耗的方法也越来越不现实 .文中将最小平方估计方法应用于 COMS VLSI的平均功耗估计 .该方法与电路功耗的概率分布无关 ,而且是无偏估计 .在 ISCAS85基准电路上的仿真结果表明 ,新方法与 Monte Carlo方法相比 。 展开更多

关键词 CMOS电路 平均功耗 最小平方估计 Monte-Carlo ULSI

在线阅读 下载PDF 职称材料

CMOS VLSI电路最大功耗估计 被引量：1

6

作者 卢君明 林争辉 《电子学报》 EI CAS CSCD 北大核心 2001年第5期630-633,共4页

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的 .由于电路功耗强依赖于其输入模式 ,对有大量管脚的CMOS组合或时序电路 ,不能采用穷举搜索 .本文用遗传算法来选择具有高功耗的输入及内部状态模型 ,在逻辑仿真基础上实现CMOS电路... 最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的 .由于电路功耗强依赖于其输入模式 ,对有大量管脚的CMOS组合或时序电路 ,不能采用穷举搜索 .本文用遗传算法来选择具有高功耗的输入及内部状态模型 ,在逻辑仿真基础上实现CMOS电路的最大功耗估算 .同时用逻辑仿真的统计方法来衡量获得最大功耗的质量 .基于ISCAS85和ISCAS89基准电路的仿真表明 ,新方法在大规模门数时具有明显的优势 ,估算精度较高 .而且新方法的计算时间基本上是电路逻辑门的线性关系 . 展开更多

关键词 CMOS 最大功耗估计 VLSI 集成电路

在线阅读 下载PDF 职称材料

基于遗传算法的组合电路最大功耗估计 被引量：1

7

作者 卢君明 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2001年第2期313-315,322,共4页

用遗传算法来选择具有高功耗的输入模型 ,对电路进行仿真 ,实现组合电路的最大功耗估算 ,同时给出了基于统计的逻辑模拟最大功耗估计方法 .基于 ISCAS85基准电路的仿真表明 ,该方法在大规模门数时具有明显的优势 ,估算精度较高 ,且计算... 用遗传算法来选择具有高功耗的输入模型 ,对电路进行仿真 ,实现组合电路的最大功耗估算 ,同时给出了基于统计的逻辑模拟最大功耗估计方法 .基于 ISCAS85基准电路的仿真表明 ,该方法在大规模门数时具有明显的优势 ,估算精度较高 ,且计算时间基本上电路逻辑门的线性关系 . 展开更多

关键词 CMOS组合电路 最大功耗估计 遗传算法

在线阅读 下载PDF 职称材料

组合逻辑电路时序安全可替换性

8

作者 吕宗伟 林争辉 张镭 《上海交通大学学报》 EI CAS CSCD 北大核心 2001年第9期1271-1274,共4页

讨论了组合逻辑电路的时序安全可替换性问题 ,即如何判断一个组合逻辑电路可以替换另一个组合逻辑电路而电路的速度不会降低 .提出了一种新的判断时序安全可替换性的方法 .该方法通过计算组合逻辑电路的延迟特征函数的蕴涵关系来判断时... 讨论了组合逻辑电路的时序安全可替换性问题 ,即如何判断一个组合逻辑电路可以替换另一个组合逻辑电路而电路的速度不会降低 .提出了一种新的判断时序安全可替换性的方法 .该方法通过计算组合逻辑电路的延迟特征函数的蕴涵关系来判断时序安全可替换性 ,避免了直接计算电路的精确延迟特征 ,从而提高了算法的效率 。 展开更多

关键词 组合逻辑电路 逻辑综合 时序分析 时序安全可替换性 Kukimoto算法

在线阅读 下载PDF 职称材料

加速布尔匹配算法的研究

9

作者 张镭 林争辉 吕宗伟 《上海交通大学学报》 EI CAS CSCD 北大核心 2002年第3期319-322,共4页

逻辑验证和综合中 ,布尔匹配利用有序二叉判定图 (Ordered Binary Decision Diagram,OBDD)检验两个给定的逻辑函数是否相等 .直接枚举每个函数中输入变量的各种排列顺序 ,并根据这些顺序进行匹配 ,算法时间复杂度为 O(n!2 n2 ) ,n为变量... 逻辑验证和综合中 ,布尔匹配利用有序二叉判定图 (Ordered Binary Decision Diagram,OBDD)检验两个给定的逻辑函数是否相等 .直接枚举每个函数中输入变量的各种排列顺序 ,并根据这些顺序进行匹配 ,算法时间复杂度为 O(n!2 n2 ) ,n为变量数 .为了提高匹配算法的效率 ,文中用最小项数目作为标签标定变量 (变量组 ) .对比两函数中变量 (变量组 )的标签 ,可删除不可能的排序 ,加快匹配过程 .在此基础之上 ,利用重构将待匹配变量压缩在 OBDD图的底部 .利用这部分结构可以进一步区分变量 .实验结果表明 ,该算法不仅变量区分能力要好于其他算法 ,且执行速度快 。 展开更多

关键词 布尔匹配算法 大规模集成电路 变量标签 最小项 有序二叉判定树

在线阅读 下载PDF 职称材料

一种新的层次式版图电路提取方法

10

作者 肖军 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第5期530-533,共4页

为提高版图电路提取效率，提出了一种新的层次式版图电路提取方法．该算法首先对版图进行纵横分析确定各单元的调用类型，并找出单元之间的重叠．然后在单元提取中，取出单元与外界的连接关系，并把这种连接关系映射到上级单元，以进行... 为提高版图电路提取效率，提出了一种新的层次式版图电路提取方法．该算法首先对版图进行纵横分析确定各单元的调用类型，并找出单元之间的重叠．然后在单元提取中，取出单元与外界的连接关系，并把这种连接关系映射到上级单元，以进行上级单元的提取．实验结果表明，该算法能有效地处理版图单元之间的任意重叠，包括各种复杂重叠，如多单元重叠以及产生或删除单元晶体管的重叠，同时，它能在有限的内存下提取较大规模的电路．与打散提取相比，在单元重复调用次数较多时，能明显地减少提取时间． 展开更多

关键词 层次式 版图验证 版图电路提取 单元重叠 VLSI

在线阅读 下载PDF 职称材料

VLSI版图验证系统中参数提取方法的研究

11

作者 胡庆生 林争辉 《微电子学与计算机》 CSCD 北大核心 1997年第3期38-41,共4页

本文研究了VLSI版图验证系统中电阻及电容提取的方法，总结了各种方法的优缺点，并给出了当前参数提取方面的研究动向和发展趋势。

关键词 VLSI CAD 版图验证 参数 提取

在线阅读 下载PDF 职称材料

非线性动态电路故障诊断的递推方法 被引量：2

12

作者 赵建 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1998年第1期8-11,共4页

研究了非线性模拟电路的故障诊断问题，利用非线性网络频域分析的递推算法，将非线性模拟电路的故障诊断转化为对ｎ个拓扑相同、电路参数略有不同的线性电路的故障诊断．诊断的实现依赖于在相应数量的频率点上测出各阶线性化电路的频域... 研究了非线性模拟电路的故障诊断问题，利用非线性网络频域分析的递推算法，将非线性模拟电路的故障诊断转化为对ｎ个拓扑相同、电路参数略有不同的线性电路的故障诊断．诊断的实现依赖于在相应数量的频率点上测出各阶线性化电路的频域核，采用故障逻辑判定技术以简化计算．适当增加测试点，用节点撕裂法可将该诊断方法推广到大规模电路． 展开更多

关键词 非线性网络 递推算法 故障诊断 非线性电路

在线阅读 下载PDF 职称材料

非线性电阻电路的单故障诊断的一种方法 被引量：2

13

作者 赵建 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1997年第5期52-57,共6页

提出了非线性模拟电路故障诊断的一种测前模拟法．应用伴随电路及特勒根定理导出故障诊断方程，用等电位屏蔽技术识别故障．非线性元件用其工作点参数等效线性化，可对故障电路逐级分块诊断，适用于大规模线性和非线性模拟电路．

关键词 非线性电路 模拟电路 故障诊断 分块诊断

在线阅读 下载PDF 职称材料

含三态元件时序电路的故障模拟器

14

作者 李建宇 陈后鹏 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1997年第12期6-10,共5页

传统的时序电路故障模拟器只能模拟含二值元件的时序电路．而工程实践中的电路常包含的三态元件，如三态门、传输门、总线等．本文研究了一种能处理含二值元件和三态元件的时序电路的故障模拟器．该故障模拟器采用四值逻辑描述电路．实... 传统的时序电路故障模拟器只能模拟含二值元件的时序电路．而工程实践中的电路常包含的三态元件，如三态门、传输门、总线等．本文研究了一种能处理含二值元件和三态元件的时序电路的故障模拟器．该故障模拟器采用四值逻辑描述电路．实验结果表明，该模拟器既能高效率地模拟测试传统的二值元件时序电路，又能有效地模拟测试由二值元件和三态元件混合组成时序电路． 展开更多

关键词 时序电路 三态元件 故障模拟器 VLSI

在线阅读 下载PDF 职称材料

一种用于高速逻辑电路综合优化的新算法

15

作者 申旦 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2001年第2期212-215,共4页

提出了一种改进时序重排算法 ,使时序重排可以更有效地与其他组合优化算法结合起来 ,共同提高同步时序电路的速度 .在各种不同的测试电路上得到的实验结果显示 ,这种算法在与其他组合优化方法的结合上 ,较以往的时序重排算法有很大的改进 .

关键词 电路综合 电子设计自动化 时序重排 同步时序电路优化 大规模集成电路

在线阅读 下载PDF 职称材料

多芯片组件(MCM)互连瞬态响应研究的新方法

16

作者 白建军 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期892-895,共4页

提出了一种新的多导体传输线的通用 T型单元 ( General T-cell,GTC)模型 ,并在此模型的基础上提出一种新方法来研究 MCM互连线的瞬态响应 .将非均匀、耦合、有耗多导体传输线分段 ,每段由一频域的 GTC模拟 ,根据 GTC的 ABCD矩阵得出多... 提出了一种新的多导体传输线的通用 T型单元 ( General T-cell,GTC)模型 ,并在此模型的基础上提出一种新方法来研究 MCM互连线的瞬态响应 .将非均匀、耦合、有耗多导体传输线分段 ,每段由一频域的 GTC模拟 ,根据 GTC的 ABCD矩阵得出多导体的 ABCD矩阵 ,接着将其麦克劳林展开式嵌入网络的修改节点方程并求得电路的频域冲击响应 ,利用指数衰减多项式 ( EDPF)求得时域冲击响应 .最后利用递归卷积法求得任意激励下的电路响应 .本算法的效率与传统的渐进波形评估法 ( AWE)相同 ,但对于稳定系统其结果可以保证稳定 . 展开更多

关键词 多芯片组件 通用T型单元 互连线 瞬态响应

在线阅读 下载PDF 职称材料

改进型脉宽调制DC/DC变换芯片的实现 被引量：4

17

作者 胡黎强 林争辉 李晓庆 《半导体技术》 CAS CSCD 北大核心 2002年第3期41-44,共4页

提出了一种改进型的脉宽调制DC/DC变换器的电路结构,该电路具有结构简单、功耗低、转换效率高等特点。根据FOUNDRY提供的模型参数,用EDA工具对芯片主要电路和整个电源系统进行了模拟,给出了模拟结果。采用3mmP阱双层多晶、单层金属CMOS... 提出了一种改进型的脉宽调制DC/DC变换器的电路结构,该电路具有结构简单、功耗低、转换效率高等特点。根据FOUNDRY提供的模型参数,用EDA工具对芯片主要电路和整个电源系统进行了模拟,给出了模拟结果。采用3mmP阱双层多晶、单层金属CMOS工艺制造芯片。 展开更多

关键词 脉宽调制 CMOS 电源管理芯片 功能MOSFET 脉宽调制DC/DC变换芯片

在线阅读 下载PDF 职称材料

遗传算法选择操作的递归实现 被引量：6

18

作者 李逍波 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 1998年第4期89-91,共3页

选择操作是遗传算法中体现“适者生存”的关键一环．最常用的选择方式是“轮盘赌”法．其传统实现建立在逐项比较的基础上，算法复杂度为Ｏ（ｎ２）．通过把各码链适应值转换为一组具有线性序的区间，从而可利用二分查找法实现“轮盘赌... 选择操作是遗传算法中体现“适者生存”的关键一环．最常用的选择方式是“轮盘赌”法．其传统实现建立在逐项比较的基础上，算法复杂度为Ｏ（ｎ２）．通过把各码链适应值转换为一组具有线性序的区间，从而可利用二分查找法实现“轮盘赌”选择操作的递归算法，使时间复杂度下降到Ｏ（ｎｌｏｇ２ｎ）． 展开更多

关键词 选择操作 遗传算法 递归

在线阅读 下载PDF 职称材料

多级抽取滤波器的VLSI实现 被引量：3

19

作者 杨刚 林争辉 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第7期900-902,共3页

采用基于 ROM的可编程方案 ,实现了 ∑ΔADC中多级抽取滤波器 .梳状滤波器用作多级抽取的首级 ,使用全加器和全减器实现 .剩余 4倍抽取采用两级半带滤波器和升幅 FIR实现 .这些滤波运算采用一个 ALU分时进行 ,运算控制字存于 ROM中 ,仅... 采用基于 ROM的可编程方案 ,实现了 ∑ΔADC中多级抽取滤波器 .梳状滤波器用作多级抽取的首级 ,使用全加器和全减器实现 .剩余 4倍抽取采用两级半带滤波器和升幅 FIR实现 .这些滤波运算采用一个 ALU分时进行 ,运算控制字存于 ROM中 ,仅需对 ROM编程即可实现不同的滤波器 .控制字同时实现了对 RAM的分级分块存取、规范符号编码 ( CSD) 展开更多

关键词 梳状滤波器 ΣΔADC 多级抽取滤波器 VLSI

在线阅读 下载PDF 职称材料

分级式IC版图设计规则检查 被引量：1

20

作者 李刚 陈后鹏 +1 位作者 林争辉 李毅 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第1期12-14,18,共4页

：针对层次式设计的集成电路版图，提出一种分级式的版图设计规则检查算法．通过提取和使用单元图形抽象，结合浮出重叠区覆盖下的子单元图形的方法，确定了各单元在任意布局下的设计规则检查（ＤＲＣ）运算图形集，可以处理各种重叠情... ：针对层次式设计的集成电路版图，提出一种分级式的版图设计规则检查算法．通过提取和使用单元图形抽象，结合浮出重叠区覆盖下的子单元图形的方法，确定了各单元在任意布局下的设计规则检查（ＤＲＣ）运算图形集，可以处理各种重叠情况．分级式ＤＲＣ分别对每个单元的ＤＲＣ图形集作一次检查，与打散式相比，大大减少了处理重复单元多的大规模、超大规模集成电路版图的工作量，从而缩短了检查时间，降低了内存需求。 展开更多

关键词 集成电路 版图验证 设计规则检查 CAD 分级式

在线阅读 下载PDF 职称材料