-
题名四级流水线堆栈处理器研究与设计
- 1
-
-
作者
朱恒宇
周永录
刘宏杰
代红兵
-
机构
云南大学信息学院
云南大学云南省高校数字媒体技术重点实验室
-
出处
《计算机工程与设计》
北大核心
2025年第1期265-273,共9页
-
基金
国家自然科学基金项目(61962060)。
-
文摘
针对现有堆栈处理器主频较低的问题,设计一种16位的四级流水线堆栈处理器ZP16。采用冯诺伊曼结构与J1指令集,具有数据堆栈和返回堆栈两个独立堆栈。四级流水线包括取指、译码、执行和回写。通过合理的结构设计与流水线冲刷技术解决ZP16中流水线冒险问题。实验结果表明,在Xilinx XC7A100T FPGA目标芯片上,ZP16的运行主频稳定在230 MHz。与J1堆栈处理器相比,ZP16流水线加速比为1.3,资源占用率基本相当,功耗增加8%,主频提升130%。与其它同类型堆栈处理器在不同的目标芯片上进行比较,ZP16主频有较为明显的提升。
-
关键词
堆栈处理器
流水线
现场可编程门阵列
主频
加速比
资源占用率
功耗
-
Keywords
stack processor
pipeline
FPGA
frequency
speedup
resource occupation rate
power
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
-
题名多核堆栈处理器研究与设计
- 2
-
-
作者
刘自昂
周永录
代红兵
刘宏杰
-
机构
云南大学信息学院
云南大学云南省高校数字媒体技术重点实验室
-
出处
《计算机工程与设计》
北大核心
2024年第4期1256-1263,共8页
-
基金
国家自然科学基金项目(61962060)。
-
文摘
为满足日趋复杂的嵌入式环境对堆栈处理器和Forth技术的应用需求,在单核堆栈处理器模型研究的基础上,设计一种多核堆栈处理器模型。基于J1单核堆栈处理器模型,针对多核目标,增加计时器、中断等功能,形成新的L32单核堆栈处理器模型,并以该单核模型为内核,引入共享总线和十字开关互联方式的Wishbone总线、多端口存储器和面向多任务Forth系统的指令集,建立一种多核堆栈处理器模型L32-MC。利用该多核模型,在FPGA上实现4核和8核的L32-MC原型多核堆栈处理器。实验结果表明,4核和8核的L32-MC原型堆栈处理器满足高性能低功耗的多核处理器设计目标。
-
关键词
多核堆栈处理器
Forth技术
Wishbone片上总线
多端口存储器
指令集
现场可编程门阵列
嵌入式
-
Keywords
multi-core stack processor
Forth technology
Wishbone bus
multi-port memory
instruction set
FPGA
embedded
-
分类号
TP303
[自动化与计算机技术—计算机系统结构]
-
-
题名基于交叉开关互连的多核堆栈处理器架构设计
- 3
-
-
作者
刘欢庆
周永录
刘宏杰
代红兵
-
机构
云南大学信息学院
云南大学云南省高校数字媒体技术重点实验室
-
出处
《计算机工程与设计》
北大核心
2024年第7期2212-2219,共8页
-
基金
国家自然科学基金项目(61962060)。
-
文摘
为满足堆栈处理器对于并行化程序应用的需求,提出一种多核堆栈处理器架构。在单核堆栈处理器的基础上,以交叉开关作为核间互连结构,通过对指令集、高速缓存器、一致性协议以及中断机制的设计,可在一个时钟周期内完成取指、译码、执行、核间数据传输和中断响应操作。在Xilinx FPGA芯片上进行单核、双核和四核堆栈处理器的实现,通过矩阵乘法计算进行性能实验验证,在100 MHz时钟频率的情况下,四核堆栈处理器的最大性能相当于单核堆栈处理器的3.99倍。实验结果表明,基于交叉开关互连的多核堆栈处理器架构可较好发挥多核堆栈处理器中每一个核心的性能。
-
关键词
堆栈处理器
多核处理器
交叉开关
高速缓存
一致性协议
中断控制器
现场可编程门阵列
-
Keywords
stack processor
multi-core processor
crossbar switch
cache
coherence protocol
interrupt control
FPGA
-
分类号
TP303
[自动化与计算机技术—计算机系统结构]
-
