期刊文献+
共找到67篇文章
< 1 2 4 >
每页显示 20 50 100
在集成电路量产中减少氧化膜CMP(化学机械研磨)的缺陷(英文) 被引量:1
1
作者 张映斌 张世纬 +1 位作者 张斐尧 衣冠军 《电子工业专用设备》 2003年第4期21-24,共4页
在超大规模集成电路的生产中,减少氧化膜CMP中的各种缺陷一直是工程师们的工作焦点之一。实际上这些缺陷的尺寸、形状、深度等能为我们寻找它们的根源提供许多有益的信息。例如:在肉眼下可见的长、直、深的划伤可能与研磨垫修整器有关;... 在超大规模集成电路的生产中,减少氧化膜CMP中的各种缺陷一直是工程师们的工作焦点之一。实际上这些缺陷的尺寸、形状、深度等能为我们寻找它们的根源提供许多有益的信息。例如:在肉眼下可见的长、直、深的划伤可能与研磨垫修整器有关;只有在先进的检测设备下才可见的轻微、连续的划伤与与研磨剂有关。对常见缺陷进行分类,并提供一些可见的缺陷产生机制,同时也讨论了如何通过日常检测来监视真正产品上的缺陷。 展开更多
关键词 氧化膜CHP 缺陷 划伤 超大规模集成电路
在线阅读 下载PDF
大规模集成电路制造洁净厂房消防设计 被引量:2
2
作者 李三良 蔡娜 简维廷 《消防科学与技术》 CAS 北大核心 2015年第4期474-478,共5页
从近年大规模集成电路制造洁净厂房消防设计案例及日常运行的实际经验出发,结合国内相关标准及国际标准的相关规定,对大规模集成电路制造洁净厂房消防设计中的一些要点进行了探讨,并给出相应的建议性设计方式及依据,包括火灾危险性等级... 从近年大规模集成电路制造洁净厂房消防设计案例及日常运行的实际经验出发,结合国内相关标准及国际标准的相关规定,对大规模集成电路制造洁净厂房消防设计中的一些要点进行了探讨,并给出相应的建议性设计方式及依据,包括火灾危险性等级、耐火等级及防火分区的确定,火灾自动报警系统、自动灭火系统、机械排烟系统及其他需特殊设备设施消防保护等的设计要求及需特别注意的要点。 展开更多
关键词 消防设计 集成电路制造 洁净厂房 耐火极限 吸气式感烟系统
在线阅读 下载PDF
先进集成电路制造的圆片级可靠性系统
3
作者 曾繁中 简维廷 +2 位作者 陈雷刚 施雯 蔡炳初 《电子产品可靠性与环境试验》 2004年第5期16-20,共5页
圆片级可靠性测试是从可靠性物理的基础上发展起来的,利用工艺过程统计的控制方法来收集数据,并且通过快速的参数测量来检测出导致产品可靠性退化的原因。这种测试采用的是较高的、但在容许范围之内的测量应力(如温度、电压、电流),将... 圆片级可靠性测试是从可靠性物理的基础上发展起来的,利用工艺过程统计的控制方法来收集数据,并且通过快速的参数测量来检测出导致产品可靠性退化的原因。这种测试采用的是较高的、但在容许范围之内的测量应力(如温度、电压、电流),将其加到圆片上的测试结构中,然后测量由这种应力所产生的品质退化。圆片级可靠性测试系统主要分4个阶段:圆片级可靠性设计与发展(WLRD:WLRDesign&Develop鄄ment);圆片级可靠性评估及验证(WLRA:WLRAssessment);圆片级可靠性基准建立(WLRB:WLRBase鄄line);圆片级可靠性控制(WLRC:WLRControl)。WLR系统已经成功地运用于从0.35μm到0.13μm的逻辑电路及存储器的生产中。 展开更多
关键词 集成电路 圆片级可靠性 封装可靠性
在线阅读 下载PDF
关于领先的集成电路委托加工行业运行在中国大陆的技术竞争(英文)
4
作者 杨士宁 《电子工业专用设备》 2004年第10期22-29,共8页
在中国大陆创建集成电路(IC)委托加工行业要面临诸多挑战,尤其是对技术领先的IC委托加工行业其挑战性更严峻。回顾了中国大陆IC委托加工行业在2000年初创时期遇到的困难;展现了当前的技术能力与国际上半导体发展规划的差别;讨论了技术... 在中国大陆创建集成电路(IC)委托加工行业要面临诸多挑战,尤其是对技术领先的IC委托加工行业其挑战性更严峻。回顾了中国大陆IC委托加工行业在2000年初创时期遇到的困难;展现了当前的技术能力与国际上半导体发展规划的差别;讨论了技术发展的战略以及对计划执行的方法;通过几个例子来表明如何才能成功地执行及落实已经规划好的研发项目。演示了未来的发展规划。 展开更多
关键词 中国大陆集成电路委托加工 技术发展战略 计划执行
在线阅读 下载PDF
后摩尔时代集成电路至少可以做100年 被引量:1
5
作者 周子学 《集成电路应用》 2017年第3期6-8,共3页
2016年,在北京举行的微电子国际研讨会暨中国新能源汽车电子高峰论坛上,中芯国际集成电路制造有限公司周子学董事长在会上就集成电路产业发展的几个热点问题发表了自己的看法。
关键词 集成电路 晶圆代工 技术路线
在线阅读 下载PDF
芯片制造中因缺陷扫描由激光导致的损伤研究(英文)
6
作者 彭坤 游智星 《电子工业专用设备》 2007年第8期55-60,共6页
在集成电路芯片制造中,激光被广泛应用于缺陷扫描或者相关的光学量测工具中。未见报道低功率的缺陷扫描时,输出功率仅数百毫瓦且扫描速度很快时,会对熔点达1420℃上的硅芯片造成影响,在制造中以Compass为代表的缺陷扫描工具被广泛而无... 在集成电路芯片制造中,激光被广泛应用于缺陷扫描或者相关的光学量测工具中。未见报道低功率的缺陷扫描时,输出功率仅数百毫瓦且扫描速度很快时,会对熔点达1420℃上的硅芯片造成影响,在制造中以Compass为代表的缺陷扫描工具被广泛而无顾虑地应用在芯片制造中。然而通过在动态储存器制造中的一个低良率事件,介绍了缺陷扫描及动态储存器的基本原理,并指出在378mW输出功率时,缺陷扫描能将电容表面硅重熔,导致电容结构被破坏。通过试验、计算指出输出功率≤100mW是安全使用功率,为芯片制造业界提供了关于表面材料为硅、氧化硅、氮化硅使用指南,避免了因Compass为代表的缺陷扫描工具广泛应用带来的额外损伤,并为以后的芯片激光快速热处理研究提供了损伤研究依据。 展开更多
关键词 激光 损伤 缺陷扫描 集成电路芯片制造
在线阅读 下载PDF
中国芯片制造业的发展契机 被引量:2
7
作者 邱慈云 《集成电路应用》 2016年第5期4-8,共5页
全球先进芯片技术的提供者越来越少,中芯国际从0.13μm技术节点起步,到了65/55nm之后,能够有这种工艺技术的生产企业、制造厂商数量快速降低。到28nm,基本上只有寥寥七八家可以进入生产。14nm反而以代工企业为主进入到工艺研发和芯片生... 全球先进芯片技术的提供者越来越少,中芯国际从0.13μm技术节点起步,到了65/55nm之后,能够有这种工艺技术的生产企业、制造厂商数量快速降低。到28nm,基本上只有寥寥七八家可以进入生产。14nm反而以代工企业为主进入到工艺研发和芯片生产,能够持续下去的只有Intel、三星。中芯国际工艺平台不断扩展,与全球半导体、中国芯片共同成长。 展开更多
关键词 半导体 集成电路 产业分析 中芯国际
在线阅读 下载PDF
中芯国际依托特色工艺开辟差异化之路
8
作者 许天燊 《集成电路应用》 2016年第10期1-1,共1页
随着全球半导体产业重心朝着亚太转移,中国作为全球电子产品生产和消费基地的地位日渐牢固。目前中芯国际12英寸晶圆的订单业务主要集中在逻辑和混合信号/射频相关产品,包括应用程序/基带/系统级芯片/专用集成电路、射频/无线网络技术/... 随着全球半导体产业重心朝着亚太转移,中国作为全球电子产品生产和消费基地的地位日渐牢固。目前中芯国际12英寸晶圆的订单业务主要集中在逻辑和混合信号/射频相关产品,包括应用程序/基带/系统级芯片/专用集成电路、射频/无线网络技术/相关组合以及调谐器和解调器等,主要应用在移动计算和数字消费产品上。先进工艺挑战尤甚,中芯国际以“特色工艺”开辟差异化之路。 展开更多
关键词 中芯国际 特色工艺 电子产品生产 系统级芯片 消费产品 专用集成电路 调谐器 移动计算 相关产品 长期合作伙伴
在线阅读 下载PDF
BIST电路在嵌入式非易失性存储器可靠性测试中的应用 被引量:1
9
作者 安宝森 乔树山 刘琦 《电子设计工程》 2019年第11期33-37,42,共6页
最近的调查发现,存储器测试的重点都放在了故障测试而忽略了可靠性测试。这里简单介绍BIST故障测试,增加了详细的可靠性测试并得到了实验数据,包括DRB(数据保持),耐久性(擦/写循环),HTOL(高温操作寿命),LTOL(低温操作寿命)。基于存储器... 最近的调查发现,存储器测试的重点都放在了故障测试而忽略了可靠性测试。这里简单介绍BIST故障测试,增加了详细的可靠性测试并得到了实验数据,包括DRB(数据保持),耐久性(擦/写循环),HTOL(高温操作寿命),LTOL(低温操作寿命)。基于存储器可靠性测试的目的,采用了BIST测试的方法,通过一些列的可靠性测试实验,得出在电压为负时进行读“1”操作,电压越正失效的位数越少;在电压为正时进行读“0”操作,电压越小失效位数越少。随着电压增大,失效位数达到峰值。 展开更多
关键词 BIST(内建自测试) 可靠性 DRB 耐久性 故障 HTOL LTOL
在线阅读 下载PDF
ULSI中铜互连及其可靠性的研究与进展 被引量:3
10
作者 郝跃 邵波涛 +2 位作者 马晓华 韩晓亮 王剑屏 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2005年第4期627-633,共7页
随着集成电路向高集成度、高可靠性方向的发展,铜互连工艺的可靠性问题逐渐显得重要.分析和比较了铜互连关键工艺,叙述了对铜互连损耗和铜通孔损耗的研究进展,对铜互连基本可靠性单元进行了讨论,指出现在仍然存在的问题,并给出了解决这... 随着集成电路向高集成度、高可靠性方向的发展,铜互连工艺的可靠性问题逐渐显得重要.分析和比较了铜互连关键工艺,叙述了对铜互连损耗和铜通孔损耗的研究进展,对铜互连基本可靠性单元进行了讨论,指出现在仍然存在的问题,并给出了解决这些关键技术可能的方法. 展开更多
关键词 铜互连 基本可靠性单元 可靠性技术
在线阅读 下载PDF
电阻温度系数研究及其在可靠性早期监测中的应用 被引量:2
11
作者 赵永 简维廷 张荣哲 《中国集成电路》 2009年第3期62-64,68,共4页
在大规模集成电路进入深亚微米时代的同时,金属互连层在产品的可靠性方面扮演着越来越重要的角色,因此,需要对金属层进行快速的在线监测。本文对电阻温度系数的内在物理含义进行了详细论述,讨论了电阻温度系数与金属电迁移可靠性失效时... 在大规模集成电路进入深亚微米时代的同时,金属互连层在产品的可靠性方面扮演着越来越重要的角色,因此,需要对金属层进行快速的在线监测。本文对电阻温度系数的内在物理含义进行了详细论述,讨论了电阻温度系数与金属电迁移可靠性失效时间的关系,指出电阻温度系数是一个可以表征金属可靠性的敏感参数,可以用来对金属可靠性进行早期评估与在线快速监测。同时讨论了金属层测试结构的几何尺寸对电阻温度系数的影响,指出了运用电阻温度系数进行早期可靠性在线监测时需要避免测试结构的干扰。 展开更多
关键词 电阻温度系数 电迁移 晶胞尺寸 失效时间 可靠性早期监测
在线阅读 下载PDF
基于BSIM-CMG紧凑模型的不同沟道外壳厚度n型核/壳NSFET的SPICE建模
12
作者 王悦杨 马英杰 +4 位作者 白永林 吴佳颖 廉浩哲 唐敏 刘伟景 《半导体技术》 北大核心 2025年第4期339-344,共6页
对一种新型的Si/Ge-核/壳纳米片场效应晶体管(NSFET)进行了SPICE建模。使用TCAD仿真获得器件特性数据,结合伯克利短沟道绝缘栅场效应晶体管公共多栅(BSIM-CMG)紧凑模型,完成不同沟道外壳厚度的n型Si/Ge-核/壳NSFET的直流特性建模。通过... 对一种新型的Si/Ge-核/壳纳米片场效应晶体管(NSFET)进行了SPICE建模。使用TCAD仿真获得器件特性数据,结合伯克利短沟道绝缘栅场效应晶体管公共多栅(BSIM-CMG)紧凑模型,完成不同沟道外壳厚度的n型Si/Ge-核/壳NSFET的直流特性建模。通过分析核壳结构沟道的材料与结构设计特点及其导通原理,确立并修正了部分相关的物理参数,准确地描述了沟道外壳厚度改变引起的器件特性变化,完成核/壳NSFET的SPICE模型构建及验证。结果表明,单器件的直流特性参数的平均提取误差小于3%,验证误差小于5%。所建模型可以准确描述不同沟道外壳厚度的n型核/壳NSFET的器件特性,为核/壳NSFET的研发及仿真应用提供参考。 展开更多
关键词 核壳结构 纳米片场效应晶体管(NSFET) TCAD 伯克利短沟道绝缘栅场效应晶体管公共多栅(BSIM-CMG)紧凑模型 SPICE建模
在线阅读 下载PDF
激光电压探测及成像技术在失效分析中的应用 被引量:2
13
作者 陈礼清 赵瑞豪 +4 位作者 孙明圣 林光启 苏科 胡启誉 贾辉 《半导体技术》 CAS CSCD 北大核心 2016年第11期875-880,共6页
针对传统失效定位技术如光辐射显微镜(EMMI)、光束感生电阻变化(OBIRCH)和红外成像等无法追踪时序逻辑电路内部的传输信号、失效位置定位偏差大等问题,介绍了一种激光电压探测及成像的失效分析技术。首先对晶圆扫描分析系统及激光电压... 针对传统失效定位技术如光辐射显微镜(EMMI)、光束感生电阻变化(OBIRCH)和红外成像等无法追踪时序逻辑电路内部的传输信号、失效位置定位偏差大等问题,介绍了一种激光电压探测及成像的失效分析技术。首先对晶圆扫描分析系统及激光电压探测成像技术进行简要介绍,基于晶圆扫描分析系统应用激光电压探测及成像技术对标准单元中的时序逻辑电路进行失效分析。结果显示激光电压探测成像技术可以有效地对标准单元内部频率信号进行追踪和信号波形测量并成像,结合电路原理分析以及芯片版图可以精确定位失效点,并进一步对失效位置和失效原因进行物性失效分析,最终建立失效模式。 展开更多
关键词 激光电压探测 成像技术 时序逻辑电路 失效分析 标准单元
在线阅读 下载PDF
通用功能型芯片置放载体在老炼试验与最终测试的应用
14
作者 简维廷 张荣哲 《中国集成电路》 2010年第1期67-70,共4页
本文主要介绍了如何通过设计芯片置放载体,达成把单一功能的老炼(Burn-In,BI)与最终测试(Final Test,FT)板扩充成为通用功能型的试验板。由于产品的不同,芯片封装的形式及其接脚数目也不同。然而通过此称为"芯片置放载体"的... 本文主要介绍了如何通过设计芯片置放载体,达成把单一功能的老炼(Burn-In,BI)与最终测试(Final Test,FT)板扩充成为通用功能型的试验板。由于产品的不同,芯片封装的形式及其接脚数目也不同。然而通过此称为"芯片置放载体"的设计大大提升了既有BI与FT测试板的使用,也使得BI与FT试验板将不再局限于本身所能提供的单一封装形式。这个芯片置放载体的设计中心思想是把原本需要不同封装形式的芯片,通过设计"信道转换板"(Channel Scramble Board,CSB)使得相同的芯片置放载体能适用于所有的芯片,如此即可达成把单一功能的BI与FT试验板扩充成为通用功能型。由实际的应用中可以证实这样的设计具有可执行性而且也可以扩大应用的领域。 展开更多
关键词 老炼 最终测试 芯片置放载体 封装 信道转换板
在线阅读 下载PDF
一种宽带正交振荡器中子频带的精确设计方法 被引量:1
15
作者 潘杰 杨海钢 杨立吾 《固体电子学研究与进展》 CAS CSCD 北大核心 2010年第2期204-207,239,共5页
设计了一个应用于3.5 GHz频段锁相环的低电压宽带正交压控振荡器。通过对开关电容阵列进行功能划分和优化设计,从而精确地将锁相环的频道点逐一映射到了振荡器的子频带中,进而消除了频道切换时子频带的选择过程时间。该芯片采用0.18μm ... 设计了一个应用于3.5 GHz频段锁相环的低电压宽带正交压控振荡器。通过对开关电容阵列进行功能划分和优化设计,从而精确地将锁相环的频道点逐一映射到了振荡器的子频带中,进而消除了频道切换时子频带的选择过程时间。该芯片采用0.18μm CMOS工艺实现,测试结果表明:振荡器的频率覆盖范围从3.04~3.58 GHz,并且所有的子频带均一一准确地覆盖了目标频道点;调谐增益从86 MHz/V变化至132 MHz/V,其平均值仅比设计值高6%;最高子频带的中心频率为3.538 GHz,其偏离载波1 MHz处的相位噪声为-121.6 dBc/Hz;在1.2 V电源电压下,振荡器核心的功耗约为14 mW。 展开更多
关键词 锁相环 宽带 正交压控振荡器 开关电容阵列 子频带
在线阅读 下载PDF
一种新颖的光罩可制造性规则检查方法与系统 被引量:1
16
作者 李峥 程秀兰 黄荣瑞 《半导体技术》 CAS CSCD 北大核心 2007年第3期238-240,共3页
介绍了一种较为先进的光罩可制造性规则检查的方法及其系统构成。实验结果表明,通过整合各种EDA工具,在光罩检验前就可发现这些可能给光罩检验造成困难的图形,为后续光罩检验步骤提供参考,显著提高了光罩检验的效率。
关键词 光罩可制造性规则检查 光罩缺陷检测 版图
在线阅读 下载PDF
一种EFlash高压自校准电路 被引量:1
17
作者 孙铭阳 郑晓 郭桂良 《微电子学与计算机》 北大核心 2019年第11期1-6,共6页
嵌入式闪存(Embedded Flash,EFlash)内部高压的准确性对其读取、编程和擦除的有效性至关重要.为了EFlash IP的高压误差尽可能小,电路预留了可调接口用于调整内部高压的数值.通过提出自动检测的算法和设计集自动化检测和校准一体的自测电... 嵌入式闪存(Embedded Flash,EFlash)内部高压的准确性对其读取、编程和擦除的有效性至关重要.为了EFlash IP的高压误差尽可能小,电路预留了可调接口用于调整内部高压的数值.通过提出自动检测的算法和设计集自动化检测和校准一体的自测电路,达到快速校准高压的目的.实验以一个2 M存储容量的EFlash为对象,实现校准时间从3 s到30 ms的减少. 展开更多
关键词 嵌入式闪存 高压 ATE 自校准 高效
在线阅读 下载PDF
互连线工艺中铝上窜至VIA的研究
18
作者 姜晨 刘恩峰 徐锋 《电子器件》 CAS 2007年第5期1580-1582,1586,共4页
讨论一种发生在铝互连线工艺中的较为少见的VIA(通孔)失效现象:淀积VIA氮化钛阻挡层后出现下层铝的上窜.通过对于失效的VIA进行失效分析,我们在VIA孔底部发现了一层变异的金属层.EDS成分分析显示它的主要成分是铝,并包含一些钛化铝的成... 讨论一种发生在铝互连线工艺中的较为少见的VIA(通孔)失效现象:淀积VIA氮化钛阻挡层后出现下层铝的上窜.通过对于失效的VIA进行失效分析,我们在VIA孔底部发现了一层变异的金属层.EDS成分分析显示它的主要成分是铝,并包含一些钛化铝的成分.这种VIA失效现象的根本成因是在淀积VIA氮化钛阻挡层时,下面金属层的铝被挤入至VIA孔导致VIA的主要填充成分钨无法顺利填入. 展开更多
关键词 通孔 铝上窜 氮化钛
在线阅读 下载PDF
中国晶圆代工需求还将扩增一倍 被引量:1
19
作者 赵海军 《集成电路应用》 2017年第7期1-1,共1页
有数据预测,全球集成电路从2016年到2020年复合年均增长率(CAGR)至少在5%。大家也有所知道,芯片价格一般每年下降5~8%,所以中国集成电路产业至少每年保证10%以上的增长率,才能保证复合年均增长率在5%。
关键词 晶圆代工 中国 集成电路产业 年均增长率 数据预测 复合 芯片
在线阅读 下载PDF
28nm SoC芯片设计方法及流程实现 被引量:1
20
作者 彭进 祁耀亮 《集成电路应用》 2016年第5期22-26,共5页
研究28nm SoC芯片的设计方法,探讨流程实现以及需要考虑的相关因素,重点在于设计中如何实现低功耗、高速度,并且在低功耗与高速度之间达到平衡,实现芯片的最佳设计。在设计中需要使用先进的设计流程以及严格的Sign-Off标准,同时,DFM保... 研究28nm SoC芯片的设计方法,探讨流程实现以及需要考虑的相关因素,重点在于设计中如何实现低功耗、高速度,并且在低功耗与高速度之间达到平衡,实现芯片的最佳设计。在设计中需要使用先进的设计流程以及严格的Sign-Off标准,同时,DFM保证芯片流片量产的成功以及稳定的良率。为实现低功耗,需要使用多个电源域(Power Domain)、门控时钟技术(Clock Gating)以及动态电压及频率调节(DVFS)等;为追求高速度,需要选择高速单元库(High Speed Library)和高速存储器(High Speed SRAM),尽量在关键路径使用LVT或ULVT。 展开更多
关键词 28nm SOC设计 DFM 多个电源域 门控时钟技术 高速单元库
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部