-
题名利用FPGA实现DDR存储器控制器
被引量：4
- 1
-
-
作者
柯昌松
侯朝焕
刘明刚
-
机构
中科院声学所数字集成部
-
出处
《计算机工程与应用》
CSCD
北大核心
2004年第34期110-111,224,共3页
-
基金
国家重点规划基础研究项目(编号:G1999032901)
-
文摘
DDRSDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDRSDRAM。该文介绍一种通用DDRSRAM控制器的设计,以解决目前所存在的微处理器与DDRSDRAM之间的接口问题。
-
关键词
DDR存储器控制器
FPGA
时钟锁相环
-
Keywords
DDR memory controller,FPGA,clock phase locked loop
-
分类号
TP332.3
[自动化与计算机技术—计算机系统结构]
-
-
题名多倍带宽存储系统的设计思想及实现
- 2
-
-
作者
柯昌松
侯朝焕
刘明刚
-
机构
中科院声学所数字集成部
-
出处
《计算机工程》
EI
CAS
CSCD
北大核心
2005年第21期187-188,共2页
-
基金
国家重点规划基础研究基金资助项目(G1999032901)
-
文摘
提出了一种新的存储器结构——多倍带宽存储器结构(MBM)。该结构可利用现有存储器件在不增加时钟频率的情况下,提高存储器系统的容量和速度,同时降低成本。在详细分析了SDRAM和DDR存储器结构的基础上,提出了MBM的设计思想,并给出了其实现方法和实际波形。
-
关键词
多倍带宽存储器结构
数据速率
容量
速度
成本
-
Keywords
Multiple bandwidth memory architecture
Data rate
Capacity
Speed
Cost
-
分类号
TP393
[自动化与计算机技术—计算机应用技术]
-
