期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到78篇文章
< 1 2 … 4 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
FPGA芯片时钟架构分析 被引量：1
1
作者 张艳飞 谢长生 匡晨光 《电子与封装》 2016年第6期28-30,共3页
FPGA设计中时钟信号的设计与处理是保证系统稳定工作的重要组成部分,随着FPGA器件规模的不断增大,集成度不断提高,多时钟域管理、时钟延迟、时钟信号完整性和相位偏移等已成为影响FPGA设计的关键因素。结合微电子电路相关知识,针对Xilin... FPGA设计中时钟信号的设计与处理是保证系统稳定工作的重要组成部分,随着FPGA器件规模的不断增大,集成度不断提高,多时钟域管理、时钟延迟、时钟信号完整性和相位偏移等已成为影响FPGA设计的关键因素。结合微电子电路相关知识,针对Xilinx公司的Virtex4系列芯片,详细分析其时钟架构及时钟资源的特性。针对FPGA时钟设计的典型应用情况,从芯片角度给出了时钟设计与使用的一些技巧和建议。 展开更多
关键词 现场可编程门阵列 时钟架构 时钟管理
在线阅读 下载PDF
一种FPGA芯片时钟SKEW的测试方法
2
作者 谢长生 于宗光 +2 位作者 张艳飞 王德龙 胡凯 《微电子学与计算机》 CSCD 北大核心 2017年第6期137-140,共4页
随着FPGA规模的扩大和工作频率的提高,时钟Skew成为FPGA越来越重要的性能指标,而如何精确测试芯片中的时钟Skew也就显得尤为重要.对此以JFPGA-YX2芯片为例,介绍一种可以精确测量FPGA时钟Skew的测试方法.将芯片内部的时钟资源通过配置逻... 随着FPGA规模的扩大和工作频率的提高,时钟Skew成为FPGA越来越重要的性能指标,而如何精确测试芯片中的时钟Skew也就显得尤为重要.对此以JFPGA-YX2芯片为例,介绍一种可以精确测量FPGA时钟Skew的测试方法.将芯片内部的时钟资源通过配置逻辑配置成一系列的环形振荡器,每个振荡器的振荡频率由该振荡器所包含路径的延时决定.对这些振荡器的测量频率值进行运算处理即可获得精确的时钟Skew. 展开更多
关键词 FPGA SKEW 环形振荡器 测试
在线阅读 下载PDF
基于UVM验证方法学的数字交换芯片验证平台 被引量：9
3
作者 赵赛 闫华 丛红艳 《电子与封装》 2019年第12期36-40,共5页
采用统一验证方法学(universal verification methodology,UVM)搭建验证平台,对数字交换芯片的功能进行验证[1]。由于数字交换芯片的数据处理量较大,验证平台产生受约束的随机激励来验证数字交换芯片的功能,并通过代码覆盖率和功能覆盖... 采用统一验证方法学(universal verification methodology,UVM)搭建验证平台,对数字交换芯片的功能进行验证[1]。由于数字交换芯片的数据处理量较大,验证平台产生受约束的随机激励来验证数字交换芯片的功能,并通过代码覆盖率和功能覆盖率来完善验证用例。仿真结果表明,通过该验证平台验证数字交换芯片的功能正确,功能覆盖率达到100%,并通过机台测试。 展开更多
关键词 数字交换芯片 验证 统一验证方法学(UVM)
在线阅读 下载PDF
基于28nm工艺的芯片时钟树研究 被引量：5
4
作者 刘健 杨雨婷 +1 位作者 江燕 张艳飞 《电子与封装》 2020年第7期44-47,共4页
随着工艺的不断发展,芯片集成规模增大,工作频率不断增加,给传统的IC设计带来巨大的挑战。基于UMC 28 nm工艺,采用Innovus工具布局布线,重点描述了时钟树绕线方法、early clock方法以及useful skew的应用。研究表明,采用early clock方... 随着工艺的不断发展,芯片集成规模增大,工作频率不断增加,给传统的IC设计带来巨大的挑战。基于UMC 28 nm工艺,采用Innovus工具布局布线,重点描述了时钟树绕线方法、early clock方法以及useful skew的应用。研究表明,采用early clock方法可以有效地解决绕线拥塞问题,最终short数量从219减少到5,并且当时钟绕线采用双倍宽度、双倍间距,应用useful skew可以将setup最差违例从-0.088 ns优化为0 ns,减少eco迭代过程。 展开更多
关键词 28 nm工艺 useful skew early clock 时钟树综合 布局布线 Innovus工具
在线阅读 下载PDF
基于FPGA芯片的抗单粒子翻转的动态刷新技术研究 被引量：7
5
作者 何小飞 章慧彬 +1 位作者 徐玉婷 杨煜 《电子与封装》 2019年第12期51-54,共4页
在分析FPGA空间单粒子效应的基础上,为了实现星载电子设备运行的稳定性,研究FPGA的动态刷新原理,介绍了几种抗单粒子翻转方法,根据位流文件设计出用于动态刷新的指令并通过实例验证。通过FPGA定期从PROM中读取用户配置信息,动态刷新内... 在分析FPGA空间单粒子效应的基础上,为了实现星载电子设备运行的稳定性,研究FPGA的动态刷新原理,介绍了几种抗单粒子翻转方法,根据位流文件设计出用于动态刷新的指令并通过实例验证。通过FPGA定期从PROM中读取用户配置信息,动态刷新内部配置信息,从而减少FPGA配置存储器发生单粒子翻转的概率,提高星载电子设备运行的可靠性。 展开更多
关键词 FPGA 动态刷新 配置 单粒子翻转
在线阅读 下载PDF
一种集成于系统芯片的低功耗温度传感器设计 被引量：7
6
作者 张艳飞 曹正州 《电子与封装》 2020年第11期41-46,共6页
为了满足电子产品温度可监控、便携化和低功耗的需求,设计了一种带校准功能的低功耗温度传感器,集成于系统芯片,其核心是10位采样频率为200 kHz的Cyclic ADC。在设计中使用ping-pong操作的积分放大器来对温度电压信号进行采样和使用触... 为了满足电子产品温度可监控、便携化和低功耗的需求,设计了一种带校准功能的低功耗温度传感器,集成于系统芯片,其核心是10位采样频率为200 kHz的Cyclic ADC。在设计中使用ping-pong操作的积分放大器来对温度电压信号进行采样和使用触发采样模式,有效降低了功耗;同时使用数字校准技术消除了工艺和设计带来的误差,提高了精度。基于UMC 55 nm 1P10M工艺完成了设计,仿真结果表明,该传感器在-55~125℃温度范围内,最大偏差为2.2℃,典型功耗为0.31 mW,满足了设计的要求。 展开更多
关键词 低功耗 数字校准 温度传感器
在线阅读 下载PDF
一款用于DCDC芯片的多模式、高精度振荡器设计 被引量：6
7
作者 张艳飞 曹正州 《电子与封装》 2021年第1期77-83,共7页
设计了一款多模式的高精度振荡器,应用于开关电源芯片中,为芯片内部逻辑提供稳定的时钟源,并且具有3种工作模式,提高了整体电路的灵活性。电路中设计了低压差线性稳压器(LDO)和零温漂的电流源,使振荡器的输出频率不易受电压和温度变化... 设计了一款多模式的高精度振荡器,应用于开关电源芯片中,为芯片内部逻辑提供稳定的时钟源,并且具有3种工作模式,提高了整体电路的灵活性。电路中设计了低压差线性稳压器(LDO)和零温漂的电流源,使振荡器的输出频率不易受电压和温度变化的影响。同时采用可修调的技术,对电容的充电电流进行双向调整,消除了工艺带来的误差。该电路基于CSMC 0.25μm 2P5M工艺进行设计,采用HSPICE进行仿真,结果表明,在3.0~6.0 V输入电压范围内,输出频率变化1.1 kHz,变化率为0.22%;在-55~125℃温度范围内,输出频率变化2.1 kHz,变化率为0.41%。 展开更多
关键词 振荡器 电源芯片 电流源
在线阅读 下载PDF
用于反熔丝配置芯片的编程和读出电路设计 被引量：3
8
作者 曹正州 李光明 《电子与封装》 2022年第9期42-47,共6页
基于0.18μm 1P6M金属-金属(MTM)反熔丝工艺设计了一种用于FPGA配置芯片的编程和读出电路,提供按位和按字节两种编程方法,提高了编程的灵活性。编程高压电路的从电荷泵采用分布式的布局,提高了编程电压的精度。在读出电路上,读上拉电流... 基于0.18μm 1P6M金属-金属(MTM)反熔丝工艺设计了一种用于FPGA配置芯片的编程和读出电路,提供按位和按字节两种编程方法,提高了编程的灵活性。编程高压电路的从电荷泵采用分布式的布局,提高了编程电压的精度。在读出电路上,读上拉电流和读脉冲宽度可以编程,提高了读出电路的可靠性。数据输出寄存器采用三模冗余的结构,提高了配置芯片的抗辐射性能。 展开更多
关键词 配置芯片 FPGA MTM反熔丝工艺 电荷泵
在线阅读 下载PDF
基于亿门级UltraScale+架构FPGA的单粒子效应测试方法 被引量：2
9
作者 谢文虎 郑天池 +1 位作者 季振凯 杨茂林 《电子与封装》 2022年第7期7-12,共6页
UltraScale+架构FPGA采用16 nm FinFET工艺,功耗低且性能高,但存在粒子翻转阈值下降及多位翻转增多等风险。基于线性能量传输(LET)等效机理,选取^(7)Li^(3+)、^(19)F^(9)、^(35)Cl^(11,14+)、^(48)Ti^(10,15+)、^(74)Ge^(11,20+)、^(127... UltraScale+架构FPGA采用16 nm FinFET工艺,功耗低且性能高,但存在粒子翻转阈值下降及多位翻转增多等风险。基于线性能量传输(LET)等效机理,选取^(7)Li^(3+)、^(19)F^(9)、^(35)Cl^(11,14+)、^(48)Ti^(10,15+)、^(74)Ge^(11,20+)、^(127)I^(15,25+)、^(181)Ta、^(209)Bi 8种重离子进行直接电离单粒子试验,建立单粒子闩锁(SEL)、翻转阈值、翻转截面及多位翻转的测定方法。结合LET通量及FinFET结构下的注射倾角,搭建甄别单位翻转及多位翻转的识别算法,能够实时处理并实现粒子翻转状态及多位翻转数据的可视化监控。所涉及的单粒子效应(SEE)分析方法能够较为全面地评估该电路的抗辐照特性。 展开更多
关键词 FINFET SRAM型FPGA 单粒子效应 多位翻转 抗辐照测试
在线阅读 下载PDF
加速Flash系列FPGA芯片功能验证方法 被引量：4
10
作者 胡凯 丛红艳 +2 位作者 闫华 张艳飞 李涌 《电子与封装》 2022年第9期60-63,共4页
提出了一种加速闪存(Flash)系列现场可编程门阵列(FPGA)芯片功能验证方法。通过解析全配置位流,得到帧数据与svf文件的映射关系,根据验证用例赋值相应的配置位流,大大减少了大规模FPGA全芯片功能验证的配置时间,加速了仿真的速度,提高... 提出了一种加速闪存(Flash)系列现场可编程门阵列(FPGA)芯片功能验证方法。通过解析全配置位流,得到帧数据与svf文件的映射关系,根据验证用例赋值相应的配置位流,大大减少了大规模FPGA全芯片功能验证的配置时间,加速了仿真的速度,提高了仿真验证效率。该方法已成功应用于Flash系列FPGA芯片电路功能验证工程实践中。 展开更多
关键词 功能验证 配置码流 验证用例
在线阅读 下载PDF
基于反熔丝技术的FPGA配置芯片设计 被引量：3
11
作者 曹正州 张艳飞 +2 位作者 徐玉婷 江燕 孙静 《电子与封装》 2021年第12期70-76,共7页
为了提高现场可编程门阵列(Field Programmable Gate Array,FPGA)配置芯片在太空使用的可靠性,降低单粒子翻转效应的影响,基于CSMC 0.18μm 1P6M反熔丝工艺,采用MTM(Metal To Metal)反熔丝作为存储单元设计了一款高可靠性配置芯片。该... 为了提高现场可编程门阵列(Field Programmable Gate Array,FPGA)配置芯片在太空使用的可靠性,降低单粒子翻转效应的影响,基于CSMC 0.18μm 1P6M反熔丝工艺,采用MTM(Metal To Metal)反熔丝作为存储单元设计了一款高可靠性配置芯片。该配置芯片容量为512 kb,在同FPGA配置的工作模式下,电源电压为3.0~3.6 V,最高工作频率为50 MHz。由于MTM反熔丝存储单元有天然的抗辐射特性,并且数据输出锁存器采用了双联互锁存储结构,所以该配置芯片具有较高的抗辐射性能,比较适合太空的应用环境。另外针对太空应用中电源系统共用导致上电的过程中电源斜率范围比较宽泛的情况,该配置芯片中的上电复位电路采用了RC复位和电压检测复位组成的双模复位电路,可以使配置芯片适应复杂的电源环境,进一步提高了电路的可靠性。 展开更多
关键词 配置芯片 FPGA MTM反熔丝
在线阅读 下载PDF
一种具备MBIST功能的Flash型FPGA配置芯片设计 被引量：2
12
作者 柯志鸣 党堃原 +1 位作者 单宝琛 丛红艳 《电子与封装》 2022年第11期36-41,共6页
Flash型FPGA配置芯片相较于反熔丝配置芯片和可擦除可编程只读存储器(EPROM)型配置芯片,具有非易失性、功耗低、安全性高、可多次编程等更优异的特点。设计了一款具备存储器内建自测试(MBIST)功能的Flash型FPGA配置芯片,在March C-的基... Flash型FPGA配置芯片相较于反熔丝配置芯片和可擦除可编程只读存储器(EPROM)型配置芯片,具有非易失性、功耗低、安全性高、可多次编程等更优异的特点。设计了一款具备存储器内建自测试(MBIST)功能的Flash型FPGA配置芯片,在March C-的基础上,提出了一种更全面的测试算法,该算法可以有效提高测试故障覆盖率,并且自身会对测试结果的正确性进行判断,从而快速有效地对Flash功能的正确性进行检验。由于Flash具有非易失性、集成度高等特点,且设计具备MBIST功能,该配置芯片可以满足复杂场景及广泛的应用需求。 展开更多
关键词 Flash型配置芯片 MBIST 非易失性 FPGA
在线阅读 下载PDF
千万门级FPGA芯片设计平台的数据存储技术 被引量：1
13
作者 朱瑜 《数字技术与应用》 2018年第6期143-143,145,共2页
高档芯片设计平台中,数字存储技术是关键技术。采用虚拟化技术构成Net App8060中心存储分布式虚拟化系统,实现集团3个子公司存储资源共享,给出了数据存储双活容灾与备份功能,以及存储快照技术,快速恢复丢失数据。结合网络与服务器系统... 高档芯片设计平台中,数字存储技术是关键技术。采用虚拟化技术构成Net App8060中心存储分布式虚拟化系统,实现集团3个子公司存储资源共享,给出了数据存储双活容灾与备份功能,以及存储快照技术,快速恢复丢失数据。结合网络与服务器系统的一体式虚拟化技术,构成FPGA芯片设计系统,可满足千万门级FPGA芯片设计要求。 展开更多
关键词 FPGA EDA 虚拟化 快照
在线阅读 下载PDF
一种应用于I/O组的高性能LVDS驱动器 被引量：1
14
作者 张胜广 徐玉婷 +1 位作者 曹正州 刘国柱 《固体电子学研究与进展》 CAS 2024年第4期325-330,共6页
为了满足高速率、大吞吐量的数据传输需求,设计了一种可应用于I/O组的高性能低压差分信号(Lowvoltage differential signal, LVDS)驱动器。LVDS驱动器由偏置电路和驱动电路两部分构成。其中偏置电路可同时为多个驱动电路提供偏置信号,便... 为了满足高速率、大吞吐量的数据传输需求,设计了一种可应用于I/O组的高性能低压差分信号(Lowvoltage differential signal, LVDS)驱动器。LVDS驱动器由偏置电路和驱动电路两部分构成。其中偏置电路可同时为多个驱动电路提供偏置信号,便于I/O组集成设计,提高了同组LVDS驱动器的一致性,并且偏置电路在传统LVDS驱动器结构的基础上,加入共模反馈电路,减小了工艺、电压、温度对输出共模电压的影响,提高了稳定性。驱动电路与偏置电路结构和尺寸相同,但无共模反馈。LVDS驱动器采用16 nm标准CMOS工艺设计。测试结果表明,该驱动器的传输速率为2 Gb/s,输出差分信号摆幅为0.35 V,共模电压为1.25 V。 展开更多
关键词 低压差分信号 驱动器 共模反馈 I/O组
在线阅读 下载PDF
国产FPGA高速串行接口误码率测试软件设计 被引量：1
15
作者 李卿 段辉鹏 惠锋 《电子与封装》 2024年第5期59-64,共6页
随着内嵌高速串行接口FPGA的广泛应用,其信号质量的监测变得极为重要。设计了1种基于国产FPGA芯片的高速串行接口误码率测试软件,采用软核实现高速串行接口误码率统计、属性动态重配置,利用上位机软件进行实时监测,有效地提高了测试效... 随着内嵌高速串行接口FPGA的广泛应用,其信号质量的监测变得极为重要。设计了1种基于国产FPGA芯片的高速串行接口误码率测试软件,采用软核实现高速串行接口误码率统计、属性动态重配置,利用上位机软件进行实时监测,有效地提高了测试效率。通过实际用例详述了软件进行误码率测试的方法与步骤,进而验证了该软件测试的有效性。研究结果表明,该软件具有较好的用户体验度、较高的测试效率,对FPGA国产化进程起到了积极的推动作用。 展开更多
关键词 FPGA 高速串行接口 误码率
在线阅读 下载PDF
基于0.18μm CMOS工艺的低温漂低功耗延时电路
16
作者 陆兆俊 涂波 +1 位作者 徐玉婷 杨煜 《半导体技术》 CAS 北大核心 2024年第3期257-262,共6页
基于0.18μm CMOS工艺设计了一款低温漂延时电路,适用于不能使用锁相环电路又对信号传输精度有要求的低功耗传感检测应用。采用正温度系数的偏置电压,通过电流镜为延时电路提供一个正温度系数的偏置电流,利用偏置电流约束电路的延时温漂... 基于0.18μm CMOS工艺设计了一款低温漂延时电路,适用于不能使用锁相环电路又对信号传输精度有要求的低功耗传感检测应用。采用正温度系数的偏置电压,通过电流镜为延时电路提供一个正温度系数的偏置电流,利用偏置电流约束电路的延时温漂,实现温漂粗调。采用数字时间转换器,通过外部输入配置,对粗调后的延时进行动态细调,使得延时电路具有更高的动态稳定性和更低的温漂特性。电路测试结果表明,在3.3 V的电源电压下,-55~125℃内延时电路的温度系数为125×10^(-6)/℃,静态功耗仅为0.72 mW。 展开更多
关键词 低温漂 延时电路 数字时间转换器 低功耗 模拟集成电路
在线阅读 下载PDF
集成电路有机基板倒装焊失效分析与改善
17
作者 朱国灵 韩星 +1 位作者 徐小明 季振凯 《电子与封装》 2024年第2期77-81,共5页
为了满足产品便携化和多功能化的需求,芯片设计正朝着多功能和大规模集成的趋势发展,集成电路封装也逐步向大尺寸、高密度的方向演进,特别是倒装芯片技术的应用,可以实现更高的封装密度和更快的信号传输速度。然而,不同材料的热膨胀系... 为了满足产品便携化和多功能化的需求,芯片设计正朝着多功能和大规模集成的趋势发展,集成电路封装也逐步向大尺寸、高密度的方向演进,特别是倒装芯片技术的应用,可以实现更高的封装密度和更快的信号传输速度。然而,不同材料的热膨胀系数存在差异,热失配容易引发互联凸点开路失效。为研究有机基板倒装焊集成电路在封装制程中失效的原因,采用扫描电子显微镜(SEM)结合有限元分析法,模拟有机基板在温度循环和回流焊过程中的应力分布状态并进行分析,结果表明,在回流焊过程中有机基板四周边缘位置的凸点所受应力较大。采用磁性载具和在焊盘上预制焊料的方法可以显著降低电路失效风险。 展开更多
关键词 有机基板 互联凸点 有限元分析 开路失效
在线阅读 下载PDF
基于Xilinx Virtex-7系列FPGA器件配置存储空间PUF可行性探索
18
作者 郭俊杰 王婧 谢达 《电子与封装》 2024年第9期71-79,共9页
在静态随机存取存储器(SRAM)型现场可编程门阵列(FPGA)电路中,当电源启动并进行初始化时,SRAM单元通常会经历一个全面复位的过程。复位过程会导致SRAM单元内部的电荷分布形成一种特有的模式。提出了一种新的方法,利用配置内存中尚未使... 在静态随机存取存储器(SRAM)型现场可编程门阵列(FPGA)电路中,当电源启动并进行初始化时,SRAM单元通常会经历一个全面复位的过程。复位过程会导致SRAM单元内部的电荷分布形成一种特有的模式。提出了一种新的方法,利用配置内存中尚未使用的部分来识别电路,对8个Xilinx Virtex-7 FPGA进行总计200 000次的测量,评估了这种方法在同一电路中的一致性和在不同电路之间的差异性,以及随温度变化时和随时间老化后的稳定性。研究结果显示,SRAM物理不可克隆函数(PUF)能够有效地区分不同的FPGA电路。 展开更多
关键词 SRAM PUF FPGA 配置内存空间
在线阅读 下载PDF
基于FPGA的基带信号发生器IP核设计与验证
19
作者 闫华 何志豪 《电子与封装》 2024年第8期69-75,共7页
雷达系统中信号收发模块需要内部产生基带信号,面对这一需求设计了一种基于直接数字频率合成(DDS)技术且能自定义起始斜率和起始频率的基带信号发生器IP核。该IP核的输出频率可根据线性调频信号的特征进行设计,根据正弦信号的对称性,结... 雷达系统中信号收发模块需要内部产生基带信号,面对这一需求设计了一种基于直接数字频率合成(DDS)技术且能自定义起始斜率和起始频率的基带信号发生器IP核。该IP核的输出频率可根据线性调频信号的特征进行设计,根据正弦信号的对称性,结合相位截断法和CORDIC算法设计了DDS模块的正余弦查找表,减少了资源的占用率,降低了功耗,提高了运算速度。仿真结果显示,设计的IP核可以正常输出不同频率的正余弦波形以及线性调频信号波形,并且能够实现自定义调整,具有较高的灵活性。相较于通过多个DDS叠加生成混频波形,该IP核占用资源更少,且具有实用价值。 展开更多
关键词 FPGA DDS技术 基带信号产生模块
在线阅读 下载PDF
基于零极点追踪的高稳定性片内LDO电路设计 被引量：5
20
作者 曹正州 江燕 +1 位作者 张旭东 谢文虎 《电子与封装》 2017年第6期19-22,共4页
设计了一款无需片外电容的LDO电路,根据负载不断变化的问题,设计了零极点跟踪补偿电路,使产生的零点有效补偿电路的极点,保证了LDO环路的稳定性。基于TSMC 0.18μm Flash工艺完成电路和版图的设计以及流片。电路仿真以及实测结果表明在... 设计了一款无需片外电容的LDO电路,根据负载不断变化的问题,设计了零极点跟踪补偿电路,使产生的零点有效补偿电路的极点,保证了LDO环路的稳定性。基于TSMC 0.18μm Flash工艺完成电路和版图的设计以及流片。电路仿真以及实测结果表明在无片外电容的情况下,环路的相位裕度能够达到78.9°,达到高稳定的需求,最大负载电流能够达到100 m A,负载调整率为0.2 m V/m A。 展开更多
关键词 零极点跟踪 低压差线性稳压器 环路稳定性 无片外电容
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 4 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部