-
题名静态检测中断驱动程序的数据竞争
被引量：9
- 1
-
-
作者
霍玮
于洪涛
冯晓兵
张兆庆
-
机构
中国科学院计算技术研究所计算机体系结构国家重点实验室(筹)
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
2011年第12期2290-2299,共10页
-
基金
国家"八六三"高技术研究发展计划基金项目(2008AA01Z115)
"核高基"国家重大科技专项基金项目(2009ZX01036-001-002)
+1 种基金
国家"九七三"重点基础研究发展计划基金项目(2011CB302504)
国家自然科学基金项目(60921002)
-
文摘
直接运行于微控制器上的中断驱动程序中可能存在一种重要的程序错误:数据竞争.然而当前主流的数据竞争静态检测技术因其服务于多线程模型程序而不适用.设计简明、易用的中断特征描述语言可以使得竞争检测具有平台无关性;同时,提出了一个流敏感的、上下文敏感的、考虑中断驱动程序原子性、易变性和部分随机性的数据竞争检测算法.该算法具有高效、精确的特点.实验表明,其检测时间与代码规模基本呈线性关系,分析17850行代码仅用时3.6s;同时,相比于基于锁集技术的典型数据竞争检测方法,其准确率平均是后者的2.13倍.
-
关键词
微控制器
中断驱动程序
数据竞争检测
过程间数据流分析
副作用分析
-
Keywords
microcontroller
interrupt-driven program
data race detection
interprocedural dataflow analysis
side-effect analysis
-
分类号
TP311
[自动化与计算机技术—计算机软件与理论]
-
-
题名一种监测函数语义信息访存地址序列的方法
被引量：1
- 2
-
-
作者
陈荔城
崔泽汉
包云岗
陈明宇
沈林峰
梁祺
-
机构
中国科学院计算技术研究所计算机体系结构国家重点实验室(筹)
中国科学院大学
IBM中国系统与科技开发中心
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
2013年第5期1100-1109,共10页
-
基金
国家自然科学基金项目(60925009
60921002
+4 种基金
60903046
61272132)
国家"九七三"重点基础研究发展计划基金项目(2011CB302502)
中国科学院战略性先导专项课题(XDA06010401)
IBM共享大学研究(SUR)项目
-
文摘
准确地获取应用程序在真实系统上运行的访存地址序列(traces)是进行内存系统调度及结构优化的基础.HMTT是自主研发的软硬件结合的内存监测分析系统,能够实时获取完整的全系统访存traces.但是得到的traces与应用程序上层事件之间存在语义鸿沟问题,比如上层函数执行流与访存traces的同步问题.针对该问题提出了一种软硬件结合获取包含函数级别语义信息访存traces的方法,软件方面通过二进制插桩的方式,直接修改内存中的进程映像,在目标函数的入口及出口各插入标记tag访存指令,进而能够被HMTT卡监测并识别.采用二进制插桩不需要程序的源代码,不需要对程序重新编译链接,而且引入的运行开销很小.实验表明采用软硬件结合的方式能够有效地获取包含函数级别语义信息的访存traces,对于SPECCPU2006中的访存密集型程序引入的性能开销只是原程序的62%,而使用Pin工具的纯软件方式获取访存traces将导致至少10.4倍的性能开销.
-
关键词
HMTT
访存traces
函数级别语义鸿沟
二进制插桩
ELF
tag访存
-
Keywords
hybrid memory trace toolkit （HMTT）
memory traces
functional level semantic gap^binary instrumentationl executable and linkable format （ELF）
tag memory access
-
分类号
TP333
[自动化与计算机技术—计算机系统结构]
-
-
题名考虑串扰的集成电路静态定时分析方法
被引量：1
- 3
-
-
作者
王伟芳
李华伟
-
机构
湘潭大学信息工程学院
中国科学院计算技术研究所计算机体系结构国家重点实验室(筹)
-
出处
《计算机工程与设计》
CSCD
北大核心
2013年第11期3845-3850,共6页
-
基金
国家自然科学基金项目(61176040)
-
文摘
针对电路设计流程中静态定时问题,介绍了基于时间窗口和跳变图的考虑串扰的静态定时分析方法。通过判断受害线和侵略线的时间窗或跳变图是否有交叠,筛选出可能产生串扰效应的耦合线对;结合串扰延迟计算公式,将串扰引起额外时延加入通路时延中,从而使静态定时分析的结果更准确,并将该方法集成到一款商业EDA工具中。实验结果表明,该方法能更准确的表示最坏情况下的通路时延,相比于时间窗口的方法,跳变图增加了少许时间和空间开销,却能够多删除约24%的虚假耦合线对。
-
关键词
集成电路
耦合电容
串扰
静态定时分析
时延
EDA工具
-
Keywords
integrated circuits
coupling capacitance
crosstalk
static timing analysis
delay
EDA tool
-
分类号
TP303
[自动化与计算机技术—计算机系统结构]
-
