嵌入式处理器中访存部件的低功耗设计研究 被引量：11

1

作者 黄海林 范东睿 +1 位作者 许彤 唐志敏 《计算机学报》 EI CSCD 北大核心 2006年第5期815-821,共7页

以“龙芯1号”处理器为研究对象,探讨了嵌入式处理器中访存部件的低功耗设计方法.通过对访存部件的结构、功耗以及关键路径进行分析,利用局部性原理,提出一种根据虚拟地址历史记录进行判断的方法,可以显著减少TLB和Cache对RAM块的访问次... 以“龙芯1号”处理器为研究对象,探讨了嵌入式处理器中访存部件的低功耗设计方法.通过对访存部件的结构、功耗以及关键路径进行分析,利用局部性原理,提出一种根据虚拟地址历史记录进行判断的方法,可以显著减少TLB和Cache对RAM块的访问次数,使得TLB部件功耗平均降低了28.1%,Cache部件功耗平均降低了54.3%,处理器总功耗平均降低了23.2%,而关键路径延时反而减少,处理器性能略有提高. 展开更多

关键词 访存部件 TLB CACHE 低功耗 龙芯1号

在线阅读 下载PDF 职称材料

支持多媒体通信的网络协议技术及其发展 被引量：9

2

作者 张占军 韩承德 杨学良 《小型微型计算机系统》 CSCD 北大核心 2002年第6期646-650,共5页

随着多媒体应用的普及 ,人们对多媒体在网络上的传输提出了新的要求 .本文首先分析了现有网络协议支持多媒体通信存在的问题 ,然后讨论了网络传输协议 IPv6、RSVP和实时传输协议 RTP对多媒体的支持 。

关键词 多媒体通信 网络协议 RSVP RTP 数据包 信息传递 服务质量

在线阅读 下载PDF 职称材料

芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍 被引量：4

3

作者 蒋敬旗 刘明业 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2002年第11期1091-1095,共5页

全面且系统地介绍硬件描述语言 Verilog标准的基本内容、组成及其修订要点 ;同时介绍了《硬件描述语言Verilog(第 4版 )》.

关键词 芯片设计方法学 硬件描述语言 国家标准 GB/T18349-2001 《集成电路/计算机硬件描述语言Verilog》 VERILOG语言 集成电路 CAD

在线阅读 下载PDF 职称材料

编译器中多视图中间表示的支撑技术 被引量：1

4

作者 傅忱 张兆庆 《计算机研究与发展》 EI CSCD 北大核心 2002年第1期120-125,共6页

中间表示是构造优化编译器的核心技术 ,其设计方式对整个编译器的可适应性影响很大 .IR的扩充和改进往往引起整个编译器全局性的修改 .而体系结构的修改、某些编译优化模块的改进都会引起 IR的扩充或修改 ,这使得整个编译器的适应性很... 中间表示是构造优化编译器的核心技术 ,其设计方式对整个编译器的可适应性影响很大 .IR的扩充和改进往往引起整个编译器全局性的修改 .而体系结构的修改、某些编译优化模块的改进都会引起 IR的扩充或修改 ,这使得整个编译器的适应性很差 .介绍了一种多视图低层中间表示 ,通过向编译器的不同部分提供不同视图 ,以及逻辑视图到物理视图的映射 ,隐藏中间表示的实现细节 ,提高了编译器各优化分析模块算法的抽象层次 。 展开更多

关键词 多视图 中间表示 编译器 可适应性 公共编译基础

在线阅读 下载PDF 职称材料

嵌入式处理器在片调试功能的设计与实现 被引量：9

5

作者 黄海林 范东睿 +4 位作者 许彤 朱鹏飞 郑保建 曹非 陈亮 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第7期1005-1010,共6页

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口(TAP),并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.... 以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口(TAP),并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试. 展开更多

关键词 在片调试 IEEE P1149.1 JTAG 龙芯1号处理器

在线阅读 下载PDF 职称材料

龙芯1号处理器的故障注入方法与软错误敏感性分析 被引量：31

6

作者 黄海林 唐志敏 许彤 《计算机研究与发展》 EI CSCD 北大核心 2006年第10期1820-1827,共8页

在纳米级制造工艺下以及在航天等特殊应用场合中,可靠性将是处理器设计中的一个重要考虑因素.以龙芯1号处理器为研究对象,探讨了处理器可靠性设计中的故障注入方法,并提出了一种同时运行两个处理器RTL模型的故障注入与分析方法,可以实... 在纳米级制造工艺下以及在航天等特殊应用场合中,可靠性将是处理器设计中的一个重要考虑因素.以龙芯1号处理器为研究对象,探讨了处理器可靠性设计中的故障注入方法,并提出了一种同时运行两个处理器RTL模型的故障注入与分析方法,可以实现连续快速的处理器仿真故障注入.在此基础上,进一步分析了龙芯1号处理器的软错误敏感性,通过快速注入大约30万个软错误,保证了分析结果具有较好的统计意义,可以有效指导后续的容错与可靠性设计. 展开更多

关键词 容错处理器 可靠性设计 故障注入 软错误

在线阅读 下载PDF 职称材料

多媒体实时传输协议RTP 被引量：16

7

作者 张占军 韩承德 杨学良 《计算机工程与应用》 CSCD 北大核心 2001年第4期9-11,共3页

文章分析了现有网络协议支持多媒体通信存在的问题，介绍了实时传输协议ＲＴＰ的概念和功能，对多媒体传输的支持以及实现等技术。

关键词 多媒体通信 网络协议 实时传输协议 RTP协议 视频解码

在线阅读 下载PDF 职称材料

Internet综合服务模型和分类服务模型 被引量：4

8

作者 张占军 韩承德 杨学良 《计算机工程与应用》 CSCD 北大核心 2001年第4期21-22,111,共3页

文章介绍了未来Ｉｎｔｅｒｎｅｔ中存在的两种服务模型，综合服务（Ｉｎｔ－Ｓｅｒｖ）和分类服务（Ｄｉｆｆ—Ｓｅｒｖ），并对它们进行了评价。

关键词 INTERNET 综合服务 分类服务 多媒体 路由器

在线阅读 下载PDF 职称材料

负载平衡无关的并行程序最适处理器网格选择 被引量：2

9

作者 张云泉 施巍松 《软件学报》 EI CSCD 北大核心 2000年第12期1674-1680,共7页

用户在编写并行程序时 ,通常是把物理处理器看成逻辑的处理器 (进程 )网格 ,以便于算法的实现 .随着用户可用处理器的不断增多 ,可选择的网格形状也随之增加 ,如何为基于消息传递的并行程序选择合适的、能发挥出并行机潜在性能的处理器... 用户在编写并行程序时 ,通常是把物理处理器看成逻辑的处理器 (进程 )网格 ,以便于算法的实现 .随着用户可用处理器的不断增多 ,可选择的网格形状也随之增加 ,如何为基于消息传递的并行程序选择合适的、能发挥出并行机潜在性能的处理器网格形状 ,是一个迫切需要解决的问题 .在提出基于通信点概念的最小度数通信点集合法之后 ,通过对并行程序通信模式的分析 ,试图解决与负载平衡无关的并行程序的最适处理器网格选择问题 .通过对 Sca L A PACK软件包中的一个并行测试程序——并行 Cholesky(对称正定矩阵分解 )通信点集合度的分析 ,此方法成功地选择了最适处理器网格形状 。 展开更多

关键词 处理器网格 并行程序 通信点 数据分布 负载平衡

在线阅读 下载PDF 职称材料

龙芯1号微处理机性能模拟器 被引量：1

10

作者 张仕健 张福新 唐志敏 《小型微型计算机系统》 CSCD 北大核心 2006年第12期2317-2320,共4页

性能模拟器是现代微处理器结构设计过程中性能评估的重要工具.它要求灵活性好、运行速度快和准确度高,然而,实现这样一个模拟器除了工作量大之外,还需要相当的设计技巧.通过改造SimpleScalar的sim-outorder,开发了一个针对龙芯1号微处... 性能模拟器是现代微处理器结构设计过程中性能评估的重要工具.它要求灵活性好、运行速度快和准确度高,然而,实现这样一个模拟器除了工作量大之外,还需要相当的设计技巧.通过改造SimpleScalar的sim-outorder,开发了一个针对龙芯1号微处理器结构的性能模拟器,既减小了开发的工作量,又实现了灵活性、速度及准确度三者之间的平衡.实验数据表明,该性能模拟器平均运行速度在200KIPS以上,IPC平均偏差在10%以内. 展开更多

关键词 性能模拟器 性能评估 微处理器结构

在线阅读 下载PDF 职称材料

通用处理器设计中硬件仿真验证 被引量：2

11

作者 张珩 《计算机工程与应用》 CSCD 北大核心 2007年第8期1-3,233,共4页

基于动态的RTL仿真依然是验证超大规模集成电路的主要方法。在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈,通常的解决方案是使用FPGA进行硬件的物理原型仿真,使用FPGA可以在较短的时间内测试大... 基于动态的RTL仿真依然是验证超大规模集成电路的主要方法。在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈,通常的解决方案是使用FPGA进行硬件的物理原型仿真,使用FPGA可以在较短的时间内测试大量的测试向量,但是使用FPGA物理原型验证的可调试很差。针对这一主要问题,提出了三级的层次化仿真验证环境,使用硬件仿真器的仿真加速作为中间层的解决方案,即可以提高仿真速度,也提供了良好的调试环境。同时针对大规模设计多片FPGA逻辑划分提出了改进的K-L算法,优化了FPGA的利用率和片间互连。 展开更多

关键词 功能验证 模拟仿真 FPGA物理原型验证 仿真加速

在线阅读 下载PDF 职称材料