多核处理器片上网络trace压缩方法 被引量：2

1

作者 钱诚 刘道福 陈云霁 《高技术通讯》 CAS CSCD 北大核心 2011年第3期254-260,共7页

针对多核处理器的硅后调试和验证的困难，研究了克服这一困难的重要手段——对处理器片上网络（NOC）的trace信号的抓取。由于片上网络的trace数量庞大，为满足片上存储资源和trace实时导出带宽的限制，需要对trace进行压缩处理。和传... 针对多核处理器的硅后调试和验证的困难，研究了克服这一困难的重要手段——对处理器片上网络（NOC）的trace信号的抓取。由于片上网络的trace数量庞大，为满足片上存储资源和trace实时导出带宽的限制，需要对trace进行压缩处理。和传统的单核或片上系统（SOC）平台不同，多核处理器的应用复杂，因而片上网络trace噪音大，分布复杂，用传统的trace压缩算法不易取得高的压缩率。针对上述特点，提出了一种多核处理器的片上网络trace的压缩方法。该方法对地址信息采用动态提取平稳数据块的方法进行分别压缩，对时间信息采用多粒度和Huffman编码结合来精确压缩，满足了多核处理器调试的需要。相比于传统的压缩算法，该方法更有针对性。多核通用处理器的片上网络trace的压缩实验表明，该方法的压缩率比已有方法高6倍。 展开更多

关键词 TRACE 压缩 片上网络(NOC) 多核处理器

在线阅读 下载PDF 职称材料

覆盖率驱动的随机测试生成技术综述 被引量：23

2

作者 沈海华 卫文丽 陈云霁 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第4期419-431,441,共14页

随机测试生成技术是当今大规模集成电路仿真验证流程中的一项重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点之一,其目标是通过覆盖率指导测试向量生成,减少重复测试向量,加速验证的收敛过程,提高验证的自动化程度... 随机测试生成技术是当今大规模集成电路仿真验证流程中的一项重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点之一,其目标是通过覆盖率指导测试向量生成,减少重复测试向量,加速验证的收敛过程,提高验证的自动化程度和效率.文中全面综述了覆盖率驱动的随机测试生成技术的发展历程、研究现状和技术分类,并结合具体实例对各种方法及其面临的主要问题进行了讨论、评价和总结. 展开更多

关键词 验证 VLSI 随机测试生成 覆盖率驱动的测试生成

在线阅读 下载PDF 职称材料

基于遗传算法的全芯片级覆盖率驱动随机验证技术 被引量：6

3

作者 沈海华 王朋宇 +1 位作者 卫文丽 郭崎 《计算机研究与发展》 EI CSCD 北大核心 2009年第10期1612-1625,共14页

随机测试生成技术是当今大规模集成电路仿真验证流程中的重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点.遗传算法具有部分优化问题的黑盒特性,不需要了解问题的太多先验知识,适合处理黑盒优化问题.因此,将遗传算法... 随机测试生成技术是当今大规模集成电路仿真验证流程中的重要支撑技术.覆盖率驱动的随机测试生成方法是目前该领域研究的热点.遗传算法具有部分优化问题的黑盒特性,不需要了解问题的太多先验知识,适合处理黑盒优化问题.因此,将遗传算法应用在覆盖率反馈驱动随机测试生成时,不需要复杂的领域先验知识,节约了大量的专家时间,提高了验证的自动化程度.分析了各种基于遗传算法的覆盖率驱动的随机测试生成方法,并在此基础上设计和实现了基于遗传算法的全芯片级覆盖率驱动随机验证平台.该平台被实际应用在龙芯处理器的验证中,实验结果表明,平台有效提高了验证效率. 展开更多

关键词 验证 大规模集成电路 随机测试生成 覆盖率驱动的测试生成 遗传算法

在线阅读 下载PDF 职称材料

基于精确预测的自适应运行时电源门控技术 被引量：1

4

作者 孙文钦 孟海波 《高技术通讯》 CAS CSCD 北大核心 2011年第3期291-296,共6页

为降低深亚微米工艺集成电路的工作模式下的静态功耗，提出了一种基于功能部件空闲周期精确预测机制的结构级运行时电源门控技术。该技术通过在龙芯1号处理器体系结构的基础上构造的指令执行预测器来获得对各运算功能部件空间周期的精... 为降低深亚微米工艺集成电路的工作模式下的静态功耗，提出了一种基于功能部件空闲周期精确预测机制的结构级运行时电源门控技术。该技术通过在龙芯1号处理器体系结构的基础上构造的指令执行预测器来获得对各运算功能部件空间周期的精确预结果，并将预测结果与事先测得的运算功能部件电压域的能量损益均衡时间及唤醒时间加以比较，功耗管理单元便能够自适应地捕捉程序执行过程中各电压域细粒度的电源门控时机，同时实现对关断电压域的提前唤醒。采用SMIC 90mm工艺的实验结果表明，该技术以7．5％的处理器面积开销显著降低了运算功能部件在基准测试程序执行期间的静态功耗。 展开更多

关键词 运行时电源门控(RTPG) 精确预测器 运算功能部件 低功耗设计

在线阅读 下载PDF 职称材料

龙芯2号原型系统北桥的设计与实现 被引量：4

5

作者 蔡飞 沈海华 高翔 《高技术通讯》 EI CAS CSCD 北大核心 2010年第1期61-67,共7页

针对龙芯2号原型系统中主要I/O数据通路上数据流的特点,设计并实现了一款适用于龙芯2号原型系统的北桥。在此北桥的设计中提出并实现了一种用于外部设备互连(PCI)主桥(PCI host bridge,PHB)的数据传输优化方法,这种方法通过自适应的写... 针对龙芯2号原型系统中主要I/O数据通路上数据流的特点,设计并实现了一款适用于龙芯2号原型系统的北桥。在此北桥的设计中提出并实现了一种用于外部设备互连(PCI)主桥(PCI host bridge,PHB)的数据传输优化方法,这种方法通过自适应的写合并、PCI写数据及时收集重打包和采用固定开销的分阶段PCI读数据预取策略,提高了PCI主桥中数据传输的效率。实验结果表明,所设计的北桥可以充分的利用PCI总线带宽,并且在处理PCI总线上的直接内存访问(DMA)读数据流和处理器更新显卡显存的PCI写数据流时相对同类系统而言具有明显的性能优势。 展开更多

关键词 北桥 龙芯 芯片组 外部设备互连(PCI) PCI主桥(PHB)

在线阅读 下载PDF 职称材料

超大规模集成电路可调试性设计综述 被引量：3

6

作者 钱诚 沈海华 +1 位作者 陈天石 陈云霁 《计算机研究与发展》 EI CSCD 北大核心 2012年第1期21-34,共14页

随着硬件复杂度的不断提高和并行软件调试的需求不断增长,可调试性设计已经成为集成电路设计中的重要内容.一方面,仅靠传统的硅前验证已经无法保证现代超大规模复杂集成电路设计验证的质量,因此作为硅后验证重要支撑技术的可调试性设计... 随着硬件复杂度的不断提高和并行软件调试的需求不断增长,可调试性设计已经成为集成电路设计中的重要内容.一方面,仅靠传统的硅前验证已经无法保证现代超大规模复杂集成电路设计验证的质量,因此作为硅后验证重要支撑技术的可调试性设计日渐成为大规模集成电路设计领域的研究热点.另一方面,并行程序的调试非常困难,很多细微的bug无法直接用传统的单步、断点等方法进行调试,如果没有专门的硬件支持,需要耗费极大的人力和物力.全面分析了现有的可调试性设计,在此基础上归纳总结了可调试性设计技术的主要研究方向并介绍了各个方向的研究进展,深入探讨了可调试性结构设计研究中的热点问题及其产生根源,给出了可调试性结构设计领域的发展趋势. 展开更多

关键词 调试 验证 硅后验证 并行程序调试 可调试性设计

在线阅读 下载PDF 职称材料

HEVC分像素插值与自适应环路滤波融合结构设计 被引量：3

7

作者 李轶夫 蒋毅飞 +1 位作者 陈李维 刘宏伟 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2014年第3期493-501,共9页

在高效率视频编码(HEVC)的解码过程中,分像素插值和自适应环路滤波(ALF)是计算密集度最高的2个环节.针对传统的滤波器设计方法学在硬件资源优化方面存在的不足,提出一种HEVC分像素插值与ALF融合的滤波结构设计.通过分析传统滤波结构及... 在高效率视频编码(HEVC)的解码过程中,分像素插值和自适应环路滤波(ALF)是计算密集度最高的2个环节.针对传统的滤波器设计方法学在硬件资源优化方面存在的不足,提出一种HEVC分像素插值与ALF融合的滤波结构设计.通过分析传统滤波结构及其相应算法,利用改进的ALF结构处理分像素插值的垂直滤波运算,简化了分像素插值结构并降低了整体硬件开销.实验结果表明,该设计可满足HEVC标准HDTV 1080p(1920×1080@30fps)分辨率视频解码的实时性要求,同时其电路总面积在传统设计方案的基础上减少了28%. 展开更多

关键词 滤波结构 高效视频编码 分像素插值 自适应环路滤波

在线阅读 下载PDF 职称材料

多标准视频解码可重构分像素插值结构设计 被引量：1

8

作者 汪文祥 沈海华 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2011年第9期1603-1613,共11页

在各类高清视频解码过程中,分像素插值是计算最为密集的处理环节之一.针对已有分像素插值结构在兼顾性能与灵活性方面所存在的不足,提出一种适用于多标准视频解码处理的可重构分像素插值结构设计.通过分析不同标准的插值计算模式之间的... 在各类高清视频解码过程中,分像素插值是计算最为密集的处理环节之一.针对已有分像素插值结构在兼顾性能与灵活性方面所存在的不足,提出一种适用于多标准视频解码处理的可重构分像素插值结构设计.通过分析不同标准的插值计算模式之间的共性与差异,提出一种新型可重构并串混合滤波结构,其中的数据传输通路、输入/输出数据模式以及滤波计算单元均可进行动态配置,能够支持包括VC-1,H.264/263,AVS和MPEG-1/2/4在内的多种视频标准.实验结果表明,该设计能够完成多标准实时HDTV 1080 p(1920x1088@30 fps)视频解码;同已有工作相比,该设计在同等硅片资源下能够支持更多高清视频编解码标准.该设计目前已实际应用在一款多媒体SoC芯片中. 展开更多

关键词 可重构 视频解码 多标准 分像素插值 高清

在线阅读 下载PDF 职称材料

利用新型的电源屏蔽实现方法降低测试功耗

9

作者 徐君 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2010年第9期1421-1427,共7页

为了削减芯片在测试过程中由于测试向量移入/移出所导致的静态功耗和动态功耗,提出一种电源屏蔽实现方法.在后端设计布局阶段,首先以时钟门控单元为参考点将触发器聚类摆放,以实现时序逻辑与组合逻辑在物理上的隔离;然后引入屏蔽单元对... 为了削减芯片在测试过程中由于测试向量移入/移出所导致的静态功耗和动态功耗,提出一种电源屏蔽实现方法.在后端设计布局阶段,首先以时钟门控单元为参考点将触发器聚类摆放,以实现时序逻辑与组合逻辑在物理上的隔离;然后引入屏蔽单元对电源网络进行修改,最终解决扫描触发器与组合逻辑异构供电的难题.针对龙芯3号浮点乘积模块的实验结果表明,采用该方法可以节省45%的测试功耗,面积稍有增加,而对性能和测试覆盖率几乎没有影响,并且可以容易地嵌入目前的主流设计方法中. 展开更多

关键词 测试功耗 电源屏蔽 可测性设计 VLSI

在线阅读 下载PDF 职称材料

通过分析代码覆盖提高功能覆盖率的验证输入自动生成方法 被引量：5

10

作者 傅亮 卢鼎 +1 位作者 张志敏 孙愿 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第4期454-460,共7页

覆盖率驱动的验证是功能验证的重要方法,但功能覆盖定义的主观性和手工调整验证输入的冗长过程都极大地影响了覆盖率驱动验证的效率.文中分析了代码行覆盖次数与功能覆盖率的内在联系,建立了基于代码行覆盖次数的概率模型,提出一种新的... 覆盖率驱动的验证是功能验证的重要方法,但功能覆盖定义的主观性和手工调整验证输入的冗长过程都极大地影响了覆盖率驱动验证的效率.文中分析了代码行覆盖次数与功能覆盖率的内在联系,建立了基于代码行覆盖次数的概率模型,提出一种新的通过分析代码覆盖提高功能覆盖率的验证输入自动生成方法——FOCDGAG.通过代码行覆盖次数计算验证输入序列的适应度,选取对提高功能覆盖率贡献较高的输入序列,使用遗传算法自动生成新的输入序列组.实验结果表明,采用FOCDGAG时不需要功能覆盖信息,可以将全随机输入生成的功能覆盖率收敛速度提高10倍以上,将约束随机输入生成的功能覆盖率收敛速度提高20倍以上. 展开更多

关键词 功能覆盖率 代码覆盖率 遗传算法 自动生成 功能验证

在线阅读 下载PDF 职称材料

基于传输时间精确预测的片上总线仲裁算法 被引量：4

11

作者 孟海波 张志敏 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2008年第7期830-837,共8页

片上系统中各主设备有不同的实时性和带宽要求,它们竞争使用片上系统总线.总线仲裁器采用各种仲裁算法试图满足实时性和带宽要求,但已有算法很难同时满足这两方面的要求.提出一种基于传输时间精确预测的仲裁算法,采用该算法的仲裁器能... 片上系统中各主设备有不同的实时性和带宽要求,它们竞争使用片上系统总线.总线仲裁器采用各种仲裁算法试图满足实时性和带宽要求,但已有算法很难同时满足这两方面的要求.提出一种基于传输时间精确预测的仲裁算法,采用该算法的仲裁器能够精确地预测在当前仲裁机制下各个请求的完成时间,因此能判断哪些主设备的实时性可能会被违反,从而提前改变总线仲裁策略以满足各主设备实时性要求.同时,采用该算法后仲裁器并行比较主设备的实际传输带宽和需求带宽的差别,及时调整优先权以实现对带宽的精确分配.实验结果表明,该算法比常见的5种算法在实时性要求满足百分比方面平均提高66.47%,很好地满足了各主设备在各种情况下的强实时要求. 展开更多

关键词 片上系统 片上总线 仲裁算法 强实时性

在线阅读 下载PDF 职称材料

一种基于元操作的宏模块功耗建模方法 被引量：1

12

作者 刘晓飞 张戈 韩承德 《高技术通讯》 EI CAS CSCD 北大核心 2009年第8期850-854,共5页

为了有效支持系统芯片(SOC)的功耗分析和第三方IP的功耗评估,并有效保护知识产权,提出了元操作的概念,给出了一种基于元操作的宏模块功耗建模方法,建立了元操作功耗模型。该模型是一种周期精确的功耗模型,它描述了宏模块每个时钟周期的... 为了有效支持系统芯片(SOC)的功耗分析和第三方IP的功耗评估,并有效保护知识产权,提出了元操作的概念,给出了一种基于元操作的宏模块功耗建模方法,建立了元操作功耗模型。该模型是一种周期精确的功耗模型,它描述了宏模块每个时钟周期的动态功耗变化情况。文中论述了这一模型的开发方法和使用方法,并指出,建立元操作功耗模型的关键是模块的功能定义、模块的功能到元操作的映射以及门级功耗样本的产生和收集。通过与门级功耗分析的实验数据对比,此元操作功耗模型的功耗分析误差在4%以内,功耗分析效率可以提高百倍以上。 展开更多

关键词 系统芯片(SOC) 功耗分析 低功耗设计 设计重用 宏模块 知识产权

在线阅读 下载PDF 职称材料

VxMP在聚芯2000多核SoC上的移植

13

作者 刘速 邱雨 《计算机工程与设计》 CSCD 北大核心 2008年第9期2224-2228,共5页

聚芯2000是一款异构多核SoC芯片。为了实现对聚芯2000的软件支持,移植了VxWorks的VxMP组件用于主从CPU间的通讯。通过VxMP,主从CPU可以使用共享信号量、共享消息队列、虚拟网络等机制进行通讯。目前VxMP已在聚芯2000模拟器上调试通过,... 聚芯2000是一款异构多核SoC芯片。为了实现对聚芯2000的软件支持,移植了VxWorks的VxMP组件用于主从CPU间的通讯。通过VxMP,主从CPU可以使用共享信号量、共享消息队列、虚拟网络等机制进行通讯。目前VxMP已在聚芯2000模拟器上调试通过,实践结果表明,VxMP的使用大大简化了多核应用程序的编写。 展开更多

关键词 聚芯2000 多核 主从处理器 系统芯片 移植

在线阅读 下载PDF 职称材料