-
题名基于关键路径的三模冗余表决器插入算法
被引量：7
- 1
-
-
作者
谭宜涛
杨海钢
黄娟
郝亚男
崔秀海
-
机构
中国科学院电子学研究所可编程芯片与系统实验室
中国科学院研究生院
-
出处
《电子与信息学报》
EI
CSCD
北大核心
2012年第2期487-492,共6页
-
基金
国家重大科学研究计划(2011CB933202)资助课题
-
文摘
在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算法,该算法在表决器的插入时避开关键路径,缓解了三模冗余设计中插入表决器时增加延时的影响。与国外同类算法相比,该文算法在不降低电路可靠性的前提下,以不到1%的面积开销,使得关键路径延时减少3%~10%,同时算法运算速度平均提高35.4%。
-
关键词
FPGA
三模冗余
表决器插入
映射后网表
关键路径
-
Keywords
FPGA
Triple Module Redundancy（TMR）
Voter insertion
Mapped netlist
Critical path
-
分类号
TN406
[电子电信—微电子学与固体电子学]
-
