期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
软件无线电硬件体系结构研究 被引量:3
1
作者 王晓琴 黑勇 《科学技术与工程》 2006年第13期1820-1824,共5页
软件无线电具有开放性、标准化、模块化和高度可编程的特点,被认为是继模拟通信技术、数字通信技术之后的第三代无线通信技术。在了解传统无线电体系结构的基础上,首先简单介绍了软件无线电体系结构的演化过程:数字无线电、软件定义无... 软件无线电具有开放性、标准化、模块化和高度可编程的特点,被认为是继模拟通信技术、数字通信技术之后的第三代无线通信技术。在了解传统无线电体系结构的基础上,首先简单介绍了软件无线电体系结构的演化过程:数字无线电、软件定义无线电、理想软件无线电以及虚拟无线电。然后,详细总结了目前软件无线电硬件体系结构的两种常用实现———流水线式、总线式结构的特点。最后,引入目前研究的新方向———交换式及基于工作站簇的结构。 展开更多
关键词 软件无线电 硬件体系结构 流水线式结构 总线式结构 交换式结构 基于工作站簇的结构
在线阅读 下载PDF
0.0013mm^2自动频率校正算法电路的设计及应用
2
作者 汪波 胡锦 +1 位作者 张锋 赵建中 《计算机工程与应用》 CSCD 北大核心 2016年第17期247-252,共6页
在高速串行接口PCIE2.0的设计中,为了保证数据传输的正确性,数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的锁定时间,提高时钟稳定性,在传统的顺序搜索自动频率校正算法电路的基础上,提出了一种新的二进制搜索算... 在高速串行接口PCIE2.0的设计中,为了保证数据传输的正确性,数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的锁定时间,提高时钟稳定性,在传统的顺序搜索自动频率校正算法电路的基础上,提出了一种新的二进制搜索算法校正电路,并且应用于5 GHz的锁相环中,最大校正时间为22.5μs。锁相环在SMIC 55 nm CMOS工艺下流片,SS工艺角下,AFC电路的面积为0.001 3 mm2。经测试,锁相环能够快速锁定,性能良好。 展开更多
关键词 锁相环(PLL) 自动频率校正(AFC) 顺序搜索 二进制搜索 锁定时间
在线阅读 下载PDF
助听器多通道宽动态范围压缩的低功耗硬件实现 被引量:3
3
作者 于增辉 黑勇 +3 位作者 薛金勇 于伽 陈黎明 周玉梅 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2012年第1期106-111,共6页
多通道宽动态范围压缩(WDRC)是数字助听器听力补偿的常用算法,其增益计算涉及较多非线性运算(对数、指数),硬件实现功耗较大.为解决该问题,根据增益计算中声压级(SPL)检测的特点,提出一种基于查表法的多通道WDRC低功耗硬件实现方法,将... 多通道宽动态范围压缩(WDRC)是数字助听器听力补偿的常用算法,其增益计算涉及较多非线性运算(对数、指数),硬件实现功耗较大.为解决该问题,根据增益计算中声压级(SPL)检测的特点,提出一种基于查表法的多通道WDRC低功耗硬件实现方法,将信号的平均能量直接映射为线性刻度的增益,完全避免了非线性运算.并且,该方法采用合适的表格区间划分达到较小的误差;对查表结果进行递归平滑,抑制增益波动的同时,可灵活调整启动时间和释放时间.仿真表明,该方法得到的增益与直接计算的结果比较吻合,且波动较小.此外,因无需对I/O曲线作分段线性的约束,使该方法具有较大的配置灵活性.在SMIC的0.13μm工艺条件下,基于该方法完成了32通道WDRC的VLSI设计并流片.实测结果表明,该设计的功耗仅为19.2μW. 展开更多
关键词 数字助听器 多通道 宽动态范围压缩 低功耗 硬件实现 VLSI
在线阅读 下载PDF
基于PCIE2.0的物理层弹性缓冲器设计 被引量:3
4
作者 郑乾 晏敏 +2 位作者 赵建中 李优 张锋 《计算机工程》 CAS CSCD 2014年第10期71-75,共5页
弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10... 弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10的弹性缓冲器。该弹性缓冲器应用于PCIE2.0的物理层设计中,并采用SMIC 55nm CMOS工艺实现。芯片测试结果表明,该弹性缓冲器满足PCIE2.0协议的要求,可正常工作于500MHz的时钟频率下,实现恢复时钟与本地时钟的频率和相位补偿,保证了接收器正常接收数据。 展开更多
关键词 弹性缓冲器 频率补偿 SKP指令集 半满方式 异步FIFO
在线阅读 下载PDF
面向OFDM接收机的一种自适应自动增益控制策略 被引量:4
5
作者 王晓琴 黑勇 周璇 《电子学报》 EI CAS CSCD 北大核心 2008年第8期1642-1645,共4页
针对大动态范围、高峰均比的OFDM信号,提出了一种新的自适应自动增益控制(AGC)策略.本策略采用具有混合增益补偿系数的平均绝对误差自动增益控制结构,并增加了可编程的绝对能量误差参考门限,实现了灵活的多步长增益补偿机制.同时,考虑... 针对大动态范围、高峰均比的OFDM信号,提出了一种新的自适应自动增益控制(AGC)策略.本策略采用具有混合增益补偿系数的平均绝对误差自动增益控制结构,并增加了可编程的绝对能量误差参考门限,实现了灵活的多步长增益补偿机制.同时,考虑到低功耗设计的要求,AGC电路可以给出增益调整成功标志信号.此外,该算法具有良好的可扩展性. 展开更多
关键词 自适应自动增益控制 OFDM接收机 混合增益补偿系数 绝对能量误差参考门限
在线阅读 下载PDF
面向802.11ac的安全加速引擎Gbps VLSI架构设计与实现 被引量:1
6
作者 潘志鹏 吴斌 +1 位作者 尉志伟 叶甜春 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2015年第7期943-948,共6页
针对IEEE 802.11i协议中多种安全协议实现进行研究,结合以IEEE 802.11ac协议为代表的下一代无线局域网(WLAN)系统对高吞吐率的需求,提出了一种支持WEP/TKIP/CCMP协议的多模、高速安全加速引擎的大规模集成电路(VLSI)架构。提出了基于哈... 针对IEEE 802.11i协议中多种安全协议实现进行研究,结合以IEEE 802.11ac协议为代表的下一代无线局域网(WLAN)系统对高吞吐率的需求,提出了一种支持WEP/TKIP/CCMP协议的多模、高速安全加速引擎的大规模集成电路(VLSI)架构。提出了基于哈希算法的密钥信息查找算法,缩小了查找时钟延迟。基于复合域的运算方式实现高级加密标准(AES)算法,提出双AES运算核的并行架构实现计数器与密码分组链接(CCM)模式,提升运算吞吐率的同时也降低了引擎的响应延迟。经过FPGA实现和ASIC流片验证表明,该安全加速引擎具备可重构性,处理延迟仅为33个时钟周期,在322 MHz工作频率下运算吞吐率可达3.747 Gbit/s。 展开更多
关键词 安全加速引擎 多模式 密钥查找 哈希算法 AES算法 响应延迟 吞吐率
在线阅读 下载PDF
用于FIR滤波器设计的共同子表达式消除新方法
7
作者 张振东 吴斌 周玉梅 《电子科技大学学报》 EI CAS CSCD 北大核心 2013年第1期48-52,共5页
提出基于等权重准则的共同子表达式消除(CSE)方法减少有限冲击响应(FIR)滤波器的硅面积与功耗开销。该方法通过在等权重的系数位中选择子表达式,然后消除不等权重的共同子表达式,减少加法器数量的同时确保了加法器的平均位宽较小。另外... 提出基于等权重准则的共同子表达式消除(CSE)方法减少有限冲击响应(FIR)滤波器的硅面积与功耗开销。该方法通过在等权重的系数位中选择子表达式,然后消除不等权重的共同子表达式,减少加法器数量的同时确保了加法器的平均位宽较小。另外,该方法基于折叠直接型结构,相对于采用转置型结构的传统方法减少约50%的寄存器开销。针对如何寻找最优的共同子表达式,介绍了一种低复杂度的矩阵搜索过程。实验结果表明,该方法相较于已有的H-CSE方法平均减少46%的电路面积以及69%的功耗;相较于V-CSE方法平均减少45%的电路面积以及68%的功耗。 展开更多
关键词 加法器 共同子表达式消除 FIR滤波器 折叠直接型结构 等权重准则
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部