期刊文献+
共找到129篇文章
< 1 2 7 >
每页显示 20 50 100
基于SIP的FPGA驱动电压补偿测试研究
1
作者 黄健 陈诚 +2 位作者 王建超 李岱林 杜晓冬 《现代电子技术》 北大核心 2025年第4期30-33,共4页
在基于SIP的现场可编程门阵列(FPGA)性能参数验证测试时,驱动电压测试会受到多种因素的影响,如PCB线阻、插座信号损耗以及测试温度等,这些因素导致ATE测试的实测值与真实值之间存在偏差。为了提高驱动电压的测试精度,提出一种基于卷积... 在基于SIP的现场可编程门阵列(FPGA)性能参数验证测试时,驱动电压测试会受到多种因素的影响,如PCB线阻、插座信号损耗以及测试温度等,这些因素导致ATE测试的实测值与真实值之间存在偏差。为了提高驱动电压的测试精度,提出一种基于卷积神经网络(CNN)与长短时记忆(LSTM)网络的误差补偿方法。将PCB线长、测试温度等参数作为特征输入到CNN-LSTM模型中,模型经过训练迭代后能够预测出驱动电压的误差值;再将预测的误差值应用于ATE测试机中,对实测值进行补偿和修正,从而使得测试结果更加接近真实值。实验结果表明,所提方法能够有效地减小测试误差,提高FPGA驱动电压测试的准确性。 展开更多
关键词 驱动电压测试 误差补偿 系统级封装(SIP)技术 现场可编程门阵列 卷积神经网络 长短时记忆网络
在线阅读 下载PDF
扇出型晶圆级封装翘曲控制的研究进展
2
作者 张需 张志模 +1 位作者 李奇哲 王刚 《半导体技术》 北大核心 2025年第7期666-675,共10页
扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综... 扇出型晶圆级封装(FOWLP)凭借其体积小、I/O端口密度高、成本低等优势受到科研人员的广泛关注与研究,但晶圆在封装过程中的翘曲却严重影响了产品良率与可靠性。从材料改进创新、工艺流程优化、设计结构改进、仿真精确化四个角度,系统综述了现有FOWLP翘曲的优化方法,分析了各方法的优势与不足,并总结了其发展趋势。研究结果表明,低热膨胀系数(CTE)和高模量材料开发以及工艺流程优化对改善FOWLP翘曲具有关键作用,可为后续研究提供重要参考。 展开更多
关键词 扇出型晶圆级封装(FOWLP) 翘曲 重构晶圆 环氧塑封料(EMC) 有限元分析(FEA)
在线阅读 下载PDF
DSP处理器二级缓存的结构优化研究
3
作者 安昕辰 《计算机工程与科学》 北大核心 2025年第1期10-17,共8页
近年来自动驾驶、医用仪器、智能家居等领域涌现出的新应用对DSP处理器的实时性和数据吞吐能力提出了更高的要求。多级缓存结构在DSP中的使用引入了因缓存缺失和一致性维护等过程带来的延迟不确定性。针对长延时访问导致的性能下降问题... 近年来自动驾驶、医用仪器、智能家居等领域涌现出的新应用对DSP处理器的实时性和数据吞吐能力提出了更高的要求。多级缓存结构在DSP中的使用引入了因缓存缺失和一致性维护等过程带来的延迟不确定性。针对长延时访问导致的性能下降问题,提出将缺失缓冲区和逐出缓冲区合并,在运行时灵活分配缓冲条目的功能,以提高缓冲区利用率。针对L1 Cache、L2 Cache间一致性维护信息同步效率低的问题,提出利用无效化地址的连续性,将无效化信息非阻塞地同步到监听过滤器。测试结果表明,生产者-消费者场景下包含大量脏数据更新的程序性能提高了19.91%,32行无效化信息的同步时间从61个时钟周期降低到16个时钟周期。 展开更多
关键词 DSP 二级缓存 流水线 一致性
在线阅读 下载PDF
基于新型BIST的LUT测试方法研究 被引量:2
4
作者 林晓会 解维坤 宋国栋 《现代电子技术》 北大核心 2024年第4期23-27,共5页
针对FPGA内部的LUT资源覆盖测试,提出一种新型BIST的测试方法。通过改进的LFSR实现了全地址的伪随机向量输入,利用构造的黄金模块电路与被测模块进行输出比较,实现对被测模块功能的快速测试,并在Vivado 2018.3中完成了仿真测试。通过AT... 针对FPGA内部的LUT资源覆盖测试,提出一种新型BIST的测试方法。通过改进的LFSR实现了全地址的伪随机向量输入,利用构造的黄金模块电路与被测模块进行输出比较,实现对被测模块功能的快速测试,并在Vivado 2018.3中完成了仿真测试。通过ATE测试平台,加载设计的BIST测试向量,验证结果与仿真完全一致,仅2次配置即可实现LUT的100%覆盖率测试。此外,还构建了LUT故障注入模拟电路,人为控制被测模块的输入故障,通过新型BIST的测试方法有效诊断出被测模块功能异常,实现了准确识别。以上结果表明,该方法不仅降低了测试配置次数,而且能够准确识别LUT功能故障,适用于大规模量产测试。 展开更多
关键词 查找表 内建自测试 FPGA 故障注入 线性反馈移位寄存器 自动测试设备
在线阅读 下载PDF
一种用于高性能FPGA的多功能I/O电路
5
作者 罗旸 刘波 +3 位作者 曹正州 谢达 张艳飞 单悦尔 《半导体技术》 北大核心 2025年第3期265-272,共8页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(FPGA) 输入输出(I/O)电路 多电平标准 双倍数据速率(DDR) 串并转换器(SerDes)
在线阅读 下载PDF
一种前后台结合的Pipelined ADC校准技术
6
作者 薛颜 徐文荣 +2 位作者 于宗光 李琨 李加燊 《半导体技术》 CAS 北大核心 2025年第1期46-54,共9页
针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方... 针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方式,利用PN的统计特性校准增益误差。本校准技术在系统级建模和RTL级电路设计的基础上,实现了现场可编程门阵列(FPGA)验证并成功流片。测试结果显示,在1 GS/s采样速率下,校准精度为14 bit的Pipelined ADC的有效位数从9.30 bit提高到9.99 bit,信噪比提高约4 dB,无杂散动态范围提高9.5 dB,积分非线性(INL)降低约10 LSB。 展开更多
关键词 Pipelined模数转换器(ADC) 电容失配 增益误差 前台校准 后台校准
在线阅读 下载PDF
一种高性能PCIe接口设计与实现
7
作者 张梅娟 辛昆鹏 周迁 《现代电子技术》 北大核心 2025年第8期70-74,共5页
多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计... 多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计PCIe DMA与处理器Cache一致性功能,能解决DMA传输完成后软件Cache同步耗时严重的问题,使速率提升3.8倍,达到1 450 MB/s。在硬件设计上DMA支持链表模式,通过描述符链表将分散的内存集聚起来,一次DMA启动可完成多个非连续地址内存的数据传输,并优化与改进软件驱动中分散集聚DMA实现方式,充分利用硬件Cache一致性功能,进一步提升10%的传输速率,最终达到PCIe 2.0×4理论带宽的80%。此外,该PCIe接口采用多通道DMA的设计,最大支持8路独立DMA读写通道,可应用于多核多任务并行传输数据的应用场景,更进一步提升整体数据传输带宽。经验证,该PCIe接口具有良好的稳定性和高效性,最大可支持8通道数据并行传输,且单通道传输速率可达到理论速率的80%。 展开更多
关键词 PCIe接口 DMA控制器 高速数据传输 CACHE一致性 多通道设计 分散集聚 链表模式
在线阅读 下载PDF
Flash开关单元编程及擦除阈值电压回归模型
8
作者 翟培卓 洪根深 +3 位作者 王印权 郑若成 谢儒彬 张庆东 《半导体技术》 北大核心 2025年第2期154-160,共7页
Flash开关单元是实现Flash型现场可编程门阵列(FPGA)的重要配置单元,具有可重构、集成度高、功耗低的优势。采用正交试验设计方法,进行了n型Flash开关单元编程及擦除试验,获取了Sense管和Switch管编程及擦除阈值电压,构建了Sense管编程... Flash开关单元是实现Flash型现场可编程门阵列(FPGA)的重要配置单元,具有可重构、集成度高、功耗低的优势。采用正交试验设计方法,进行了n型Flash开关单元编程及擦除试验,获取了Sense管和Switch管编程及擦除阈值电压,构建了Sense管编程阈值电压、Sense管擦除阈值电压、Switch管编程阈值电压、Switch管擦除阈值电压共四个回归模型。结果表明:所建立模型预测阈值电压的最大误差均不超过0.15 V,平均误差均不超过0.06 V,均具有较高的显著性,模型可信度高;Sense管和Switch管编程阈值电压与编程时间的对数、编程正压、编程负压分别呈线性关系,Sense管和Switch管擦除阈值电压与擦除时间的对数、擦除正压、擦除负压亦分别呈线性关系。回归模型可为Flash开关单元操作波形的设计和优化提供参考依据。 展开更多
关键词 正交试验 FLASH 开关单元 阈值电压 回归模型
在线阅读 下载PDF
集成电路可靠性试验——盐雾技术研究 被引量:6
9
作者 杜迎 朱卫良 管光宝 《半导体技术》 CAS CSCD 北大核心 2004年第9期45-48,共4页
对盐雾试验的条件进行了分析。通过试验,验证了温度、盐浓度、氧溶解度和流速对盐雾试验的影响以及研究分析样品的摆放技术。
关键词 集成电路 可靠性 盐雾 盐浓度 氧溶解度 流速
在线阅读 下载PDF
DDS自动测试技术研究 被引量:5
10
作者 张凯虹 陆锋 +1 位作者 周亚丽 于宗光 《半导体技术》 CAS CSCD 北大核心 2009年第3期262-265,共4页
重点研究了如何快速又精确地输出DDS的测试值并使测试值符合测试规范。基于NI卡板、信号分析仪、示波器和信号发生器,对DDS的特性参数进行测试研究。信号发生器提供时钟信号与比较器输入;信号分析仪对频域和调制域信号进行测试;示波器... 重点研究了如何快速又精确地输出DDS的测试值并使测试值符合测试规范。基于NI卡板、信号分析仪、示波器和信号发生器,对DDS的特性参数进行测试研究。信号发生器提供时钟信号与比较器输入;信号分析仪对频域和调制域信号进行测试;示波器对时域信号进行测试;通过LabVIEW编程得到DAC数字正弦波和输入数字码并实现测试自动化;最后将结果返回计算机,测试结果符合规范。实验证明,在实际应用中该方法快速精确并具有很好的通用性,可拓展到其他芯片的测试。 展开更多
关键词 快速测试 直接数字频率合成 LABVIEW 数模转换器
在线阅读 下载PDF
运放失调电压的激光修调测试
11
作者 李灿 程法勇 +2 位作者 郭晓宇 王建超 韩先虎 《现代电子技术》 北大核心 2025年第6期113-117,共5页
目前高精度运算放大器的应用愈发普及,由于集成电路制造工艺的限制,运算放大器的输入级晶体管和负载电阻无法做到完全匹配,因此需要通过修调方式提高运放输入级的匹配度,以此减小失调电压。文中介绍了运放失调电压的定义和产生的原因,... 目前高精度运算放大器的应用愈发普及,由于集成电路制造工艺的限制,运算放大器的输入级晶体管和负载电阻无法做到完全匹配,因此需要通过修调方式提高运放输入级的匹配度,以此减小失调电压。文中介绍了运放失调电压的定义和产生的原因,分析了失调电压的测试方法,并对常用的失调电压修调方法进行了介绍和对比,总结了激光修调的优点。然后分析失调电压激光修调的原理,同时基于激光修调常用的几种切割方式,选择帽型电阻双线切割方式。为了达到更高的精度和良品率,提出了一种在线激光修调方法,最终通过测试数据对比分析,验证了在线激光修调的优越性。 展开更多
关键词 运算放大器 失调电压 激光修调 自动测试系统 集成电路 制造工艺
在线阅读 下载PDF
磁过滤阴极电弧技术沉积高sp^3键含量四面体非晶碳薄膜的工艺优化研究 被引量:5
12
作者 韩亮 张涛 刘德连 《真空科学与技术学报》 EI CAS CSCD 北大核心 2013年第3期203-207,共5页
通过对不同基片偏压下磁过滤器电流对四面体非晶碳(ta-C)薄膜sp3键含量影响的研究,探讨了磁过滤阴极电弧技术制备高sp3键ta-C薄膜优化工艺条件。在不同的基片偏压下,薄膜沉积率随着磁过滤器电流增大而增大。当基片偏压为200 V时,磁过滤... 通过对不同基片偏压下磁过滤器电流对四面体非晶碳(ta-C)薄膜sp3键含量影响的研究,探讨了磁过滤阴极电弧技术制备高sp3键ta-C薄膜优化工艺条件。在不同的基片偏压下,薄膜沉积率随着磁过滤器电流增大而增大。当基片偏压为200 V时,磁过滤器电流从5A增大至13 A,ID/IG从0.18增加到0.39;当基片偏压500V时,ID/IG从1.3增加到2.0;证明随着磁过滤器电流的增大,薄膜中的sp3键含量在减少,sp2键及sp2团簇在逐渐增加。研究表明除了基片偏压,ta-C薄膜sp3键含量与制备工艺中磁过滤电流也具有及其密切的关联.因此,基片偏压与磁过滤器电流是ta-C薄膜制备中需要优化的工艺条件。优化和选择合适的基片偏压与磁过滤器电流对ta-C薄膜的大规模工业化生产应用具有极其重要的意义。 展开更多
关键词 四面体非晶碳 拉曼光谱 sp3键 基片偏压 磁过滤器电流
在线阅读 下载PDF
映天湖:晶圆级通用异构多芯粒千万亿次计算机
13
作者 董文阔 殷春锁 +7 位作者 张志锰 王鹏超 沙江 王梦雅 朱旻琦 刘宏伟 刘宇航 郝沁汾 《计算机研究与发展》 北大核心 2025年第6期1492-1512,共21页
晶圆级计算机通过先进封装技术集成多芯粒,突破传统芯片面积限制实现算力扩展,但现存方案因领域专用化设计难以满足通用计算需求.面向高性能计算与智能计算场景的负载特征,提出一种新型通用化晶圆级系统架构——映天湖.首先通过解耦式... 晶圆级计算机通过先进封装技术集成多芯粒,突破传统芯片面积限制实现算力扩展,但现存方案因领域专用化设计难以满足通用计算需求.面向高性能计算与智能计算场景的负载特征,提出一种新型通用化晶圆级系统架构——映天湖.首先通过解耦式计算模组-互连基板架构设计,结合标准化I/O接口支持多种计算模组;其次构建可重构晶上网络,采用动态拓扑重构技术适配不同业务流量模式;继而开发拓扑无关的容错控制,保障计算单元失效时的服务持续性.实验结果表明,所设计的可重构晶上网络可实现秒级拓扑切换时延.基于TSMC28nm工艺成功流片验证的16个计算模组的原型系统,在高性能线性代数计算任务中展现了约1.45倍的吞吐量提升,在深度学习推理任务中则展现约1.78倍的时延性能提升,单晶圆可实现千万亿次性能,证实该架构在实现晶圆级系统通用化方面的技术突破,为下一代异构计算平台提供了可扩展的硬件基础架构. 展开更多
关键词 晶圆级计算机 高性能计算 智能计算 标准化I/O设计 可重构晶上网络
在线阅读 下载PDF
硅基GaN超级结器件研究 被引量:1
14
作者 于宗光 黄伟 李海鸥 《半导体技术》 CAS CSCD 北大核心 2014年第1期51-55,共5页
提出采用硅基F-离子处理技术研制硅基GaN超级结高压器件,并建立了三维电荷器件模型。实验结果表明,当栅极电压偏置于-1.25^-0.25 V时,漂移区长度为10μm的新器件其峰值跨导g m(max)出现最大值约为390 mS/mm,且较为平缓。该器件导通电阻... 提出采用硅基F-离子处理技术研制硅基GaN超级结高压器件,并建立了三维电荷器件模型。实验结果表明,当栅极电压偏置于-1.25^-0.25 V时,漂移区长度为10μm的新器件其峰值跨导g m(max)出现最大值约为390 mS/mm,且较为平缓。该器件导通电阻较低,比导通电阻为0.562 5 mΩ·cm2,仅为相同漂移区长度的常规增强型GaN高压器件比导通电阻率2.25 mΩ·cm2的25%。该器件击穿特性与漂移区长度呈较好的线性关系,并在漂移区长度为15μm时,击穿电压接近硅基GaN高压器件的理想击穿电压,约为657 V,比前者器件结构的击穿电压提高了约182 V。 展开更多
关键词 宽禁带半导体 氮化镓异质结 超级结 F-离子处理技术 比导通电阻
在线阅读 下载PDF
共源共栅结构GaN HEMT器件高能质子辐射效应
15
作者 邱一武 董磊 +1 位作者 殷亚楠 周昕杰 《强激光与粒子束》 北大核心 2025年第2期122-129,共8页
针对增强型共源共栅(Cascode)结构GaN HEMT器件,利用5 MeV、60 MeV和300 MeV质子进行注量为2×10^(12)~1×10^(14) cm^(-2)的辐照实验,研究高能质子辐照后器件电学性能的退化规律和损伤机制。实验发现,注量为2×10^(12) cm^... 针对增强型共源共栅(Cascode)结构GaN HEMT器件,利用5 MeV、60 MeV和300 MeV质子进行注量为2×10^(12)~1×10^(14) cm^(-2)的辐照实验,研究高能质子辐照后器件电学性能的退化规律和损伤机制。实验发现,注量为2×10^(12) cm^(-2)的5 MeV质子辐照后,器件阈值电压明显减小,跨导峰位负漂且峰值跨导减小,饱和漏极电流显著增加,栅泄露电流无明显变化,当辐照注量达到1×10^(13)cm^(-2)后,电学性能退化受到抑制并趋于饱和。分析认为Cascode结构GaN HEMT器件内部级联硅基MOS管的存在是导致辐照后阈值电压负漂和漏极电流增大的内在原因。结合低频噪声测试分析,发现质子辐照注量越高,器件噪声功率谱密度越大,表明辐照引入的缺陷就越多,辐照损伤越严重。与60 MeV和300 MeV质子辐照结果相比,5 MeV质子辐照后器件电学特性退化最为严重。利用SRIM仿真得到GaN材料受到质子辐照后产生的空位情况,结果显示质子入射能量越低,产生的空位数量越多(镓空位VGa占主导),器件电学特性退化就越显著。 展开更多
关键词 增强型GaN HEMT器件 质子辐照 电学特性 低频噪声 SRIM仿真
在线阅读 下载PDF
集成电路印字的定位和字符分割技术研究 被引量:1
16
作者 芦俊 毛伟民 +1 位作者 朱卫良 皮志松 《现代电子技术》 2010年第6期125-127,134,共4页
提出一种基于数学形态学定位和模糊模板匹配及垂直投影相结合的字符分割算法。先通过形态学运算得到一系列候选区域,根据先验知识从中找出封装体所在区域,再利用模糊模板匹配的方法找到字符区域,通过字符垂直投影进行单个字符分割。通... 提出一种基于数学形态学定位和模糊模板匹配及垂直投影相结合的字符分割算法。先通过形态学运算得到一系列候选区域,根据先验知识从中找出封装体所在区域,再利用模糊模板匹配的方法找到字符区域,通过字符垂直投影进行单个字符分割。通过大量的实验表明,该算法能够有效解决集成电路印字定位和字符分割的问题,并具有较好的鲁棒性。 展开更多
关键词 印字定位 字符分割 数学形态学 垂直投影
在线阅读 下载PDF
一种双圆极化超表面天线设计
17
作者 刘巾军 李梦洁 +2 位作者 施秉权 杨国 齐世山 《微波学报》 北大核心 2025年第2期67-71,78,共6页
双圆极化天线凭借其能够有效减小多径效应、减少极化损耗、增大信道容量等优势,在无线通信领域被广泛使用。文中提出了一种双圆极化超表面天线,并给出了修正超表面结构实现圆极化性能的设计流程。首先通过特征模分析原始超表面结构本身... 双圆极化天线凭借其能够有效减小多径效应、减少极化损耗、增大信道容量等优势,在无线通信领域被广泛使用。文中提出了一种双圆极化超表面天线,并给出了修正超表面结构实现圆极化性能的设计流程。首先通过特征模分析原始超表面结构本身的物理属性,根据特征电流分布改变超表面的结构,在工作频带内得到两个简并的特征模式;其次在选定的位置放置交叉垂直的微带馈线,利用槽耦合馈电的方式激励具有90°的相位差以及相同激励幅度的两个简并模式,从而实现双圆极化辐射。最终设计的天线测试的端口1和端口2轴比带宽分别为24.8%和20.2%,实现了较好的双圆极化辐射。此外,两个端口的测试增益都在5 dBi左右,在带内具有稳定的辐射增益。 展开更多
关键词 无线通信 特征模理论 双圆极化天线 超表面天线
在线阅读 下载PDF
基于改进YOLOv3的航拍小目标检测算法
18
作者 奚琦 王明杰 +1 位作者 魏敬和 赵伟 《计算机工程》 北大核心 2025年第6期184-192,共9页
针对小尺度目标在检测时精确率低且易出现漏检和误检等问题,提出一种改进的YOLOv3(You Only Look Once version 3)小目标检测算法。在网络结构方面,为提高基础网络的特征提取能力,使用DenseNet-121密集连接网络替换原Darknet-53网络作... 针对小尺度目标在检测时精确率低且易出现漏检和误检等问题,提出一种改进的YOLOv3(You Only Look Once version 3)小目标检测算法。在网络结构方面,为提高基础网络的特征提取能力,使用DenseNet-121密集连接网络替换原Darknet-53网络作为其基础网络,同时修改卷积核尺寸,进一步降低特征图信息的损耗,并且为增强检测模型对小尺度目标的鲁棒性,额外增加第4个尺寸为104×104像素的特征检测层;在对特征图融合操作方面,使用双线性插值法进行上采样操作代替原最近邻插值法上采样操作,解决大部分检测算法中存在的特征严重损失问题;在损失函数方面,使用广义交并比(GIoU)代替交并比(IoU)来计算边界框的损失值,同时引入Focal Loss焦点损失函数作为边界框的置信度损失函数。实验结果表明,改进算法在VisDrone2019数据集上的均值平均精度(mAP)为63.3%,较原始YOLOv3检测模型提高了13.2百分点,并且在GTX 1080 Ti设备上可实现52帧/s的检测速度,对小目标有着较好的检测性能。 展开更多
关键词 小目标检测 YOLOv3 密集连接网络 损失函数 广义交并比
在线阅读 下载PDF
硅桥芯片嵌入式高密度有机基板制备技术
19
作者 袁渊 孟德喜 +2 位作者 田爽 刘书利 王刚 《半导体技术》 北大核心 2025年第2期194-200,共7页
基于硅桥芯片互连的异构集成技术可以有效提高芯粒间局域互连密度,满足高性能计算对芯粒间高密度互连日益增长的需求。提出了一种硅桥芯片嵌入式高密度有机基板的制备技术,介绍了嵌入式基板封装结构设计和关键工艺,并建立了嵌入式基板... 基于硅桥芯片互连的异构集成技术可以有效提高芯粒间局域互连密度,满足高性能计算对芯粒间高密度互连日益增长的需求。提出了一种硅桥芯片嵌入式高密度有机基板的制备技术,介绍了嵌入式基板封装结构设计和关键工艺,并建立了嵌入式基板结构仿真模型,对不同温度下应力分布进行了分析,通过可靠性试验重点检测了内嵌芯片边角。结果表明嵌入式基板制备工艺具有较好的可行性,可为硅桥芯片嵌入式高密度有机基板技术在国内的研究提供参考。 展开更多
关键词 芯粒 异构集成 局域互连 硅桥 嵌入式基板
在线阅读 下载PDF
GLONASS卫星信号捕获研究
20
作者 何国栋 方明星 +1 位作者 宋朋 何昕 《无线电通信技术》 2019年第6期604-608,共5页
介绍了GLONASS卫星信号的组成和特点,分析了卫星导航接收机对卫星信号捕获的串行搜索算法,并介绍了基于快速傅里叶变换的并行频率和并行码相位捕获算法原理。对3种捕获算法的复杂度和捕获效率进行了对比分析,理论结果表明,并行码相位捕... 介绍了GLONASS卫星信号的组成和特点,分析了卫星导航接收机对卫星信号捕获的串行搜索算法,并介绍了基于快速傅里叶变换的并行频率和并行码相位捕获算法原理。对3种捕获算法的复杂度和捕获效率进行了对比分析,理论结果表明,并行码相位捕获算法效果较好。利用Matlab软件模拟产生GLONASS中频信号,对3种捕获算法进行了仿真验证。实验结果表明,在-25dB的信噪比下,3种算法均能对1ms卫星信号进行捕获,并行码相位捕获算法效率最高,与理论结果一致。 展开更多
关键词 GLONASS 捕获 快速傅里叶变换
在线阅读 下载PDF
上一页 1 2 7 下一页 到第
使用帮助 返回顶部