检索结果-维普期刊中文期刊服务平台

用于高速ADC的低抖动时钟稳定电路被引量：2: 1; 作者张红周述涛 +1 位作者张奉江张正璠《半导体技术》 CAS CSCD 北大核心 2008年第12期1143-1147,共5页; 介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用... 展开更多; 关键词高速A/D转换器延迟锁相环占空比稳定时钟抖动; 在线阅读下载PDF 职称材料

8 bit 800 Msps高速采样保持电路的设计被引量：2: 2; 作者潘星王永禄张正平《半导体技术》 CAS CSCD 北大核心 2008年第11期1044-1047,共4页; 为适应目前无线通信领域对高速A/D转换器的要求,采用在Cadence Spectre环境下进行仿真验证的方法,对高速A/D前端采样保持电路进行了研究。提出的高速采样保持电路(SH)采用SiGe BiCMOS工艺设计,该工艺提供了0.35μm的CMOS和46 GHzfT的SiG... 展开更多; 关键词采样保持电路高速开关射极跟随器双极互补金属氧化物半导体; 在线阅读下载PDF 职称材料

改善辐照加固设计流水线型模数转换器性能的抖动电路技术: 3; 作者余金山梁盛铭 +5 位作者马卓王育新张瑞涛刘涛李婷俞宙《上海交通大学学报》 EI CAS CSCD 北大核心 2013年第1期129-132,137,共5页; 提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进... 展开更多; 关键词抖动流水线抗辐照加固设计模数转换器; 在线阅读下载PDF 职称材料

时钟数据恢复电路中的线性相位插值器被引量：7: 4; 作者张瑶张鸿 +2 位作者李梁杜鑫程军《西安交通大学学报》 EI CAS CSCD 北大核心 2016年第2期48-54,共7页; 针对时钟数据恢复电路(CDR)中相位插值器的非线性使得时钟抖动增大的问题,提出了一种基于非等值电流源阵列的线性相位插值器。根据插值器输出时钟相位与尾电流权重的反函数关系,在传统相位插值器的基础上调整尾电流阵列中每个电流源的... 展开更多; 关键词时钟恢复相位插值线性度抖动; 在线阅读下载PDF 职称材料

题名用于高速ADC的低抖动时钟稳定电路被引量：2: 1; 作者张红周述涛张奉江张正璠; 机构常州信息职业技术学院中国电子科技集团公司第二十四研究所模拟集成电路国家重点实验室; 出处《半导体技术》 CAS CSCD 北大核心 2008年第12期1143-1147,共5页; 文摘介绍了一种用于高速ADC的低抖动时钟稳定电路。这个电路由延迟锁相环(DLL)来实现。这个DLL有两个功能:一是通过把一个时钟沿固定精确延迟半个周期,再与另一个沿组成一个新的时钟来调节时钟占空比到50%左右;二是调节时钟抖动。该电路采用0.35μm CMOS工艺,在Cadence Spectre环境下进行仿真验证,对一个8 bit、250 Msps采样率的ADC,常温下得到的时钟抖动小于0.25 ps rms(典型的均方根)。; 关键词高速A/D转换器延迟锁相环占空比稳定时钟抖动; Keywords high speed A/D converter delay-locked loop （DLL） duty cycle stabilizer （DCS） time jitter; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名8 bit 800 Msps高速采样保持电路的设计被引量：2: 2; 作者潘星王永禄张正平; 机构重庆邮电大学中国电子科技集团公司第二十四研究所模拟集成电路国家重点实验室; 出处《半导体技术》 CAS CSCD 北大核心 2008年第11期1044-1047,共4页; 基金模拟集成电路国家重点实验室基金资助项目(9140C090106070C0902); 文摘为适应目前无线通信领域对高速A/D转换器的要求,采用在Cadence Spectre环境下进行仿真验证的方法,对高速A/D前端采样保持电路进行了研究。提出的高速采样保持电路(SH)采用SiGe BiCMOS工艺设计,该工艺提供了0.35μm的CMOS和46 GHzfT的SiGe HBT。基于BiCMOS开关射极跟随器(SEF)的SH,旨在比二极管桥SH消耗更少的电流和面积。在SH核心,电源电压3.3 V,功耗44 mW。在相干采样模式下,时钟频率为800 MHz时,其无杂波动态范围(SFDR)为-52.8 dB,总谐波失真(THD)为-50.4 dB,满足8 bit精度要求。结果显示设计的电路可以用于中精度、高速A/D转换器。; 关键词采样保持电路高速开关射极跟随器双极互补金属氧化物半导体; Keywords sample-and-hold circuit high-speed switched-emitter follower BiCMOS; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名改善辐照加固设计流水线型模数转换器性能的抖动电路技术: 3; 作者余金山梁盛铭马卓王育新张瑞涛刘涛李婷俞宙; 机构国防科学技术大学计算机学院中国电子科技集团公司第二十四研究所模拟集成电路国家重点实验室; 出处《上海交通大学学报》 EI CAS CSCD 北大核心 2013年第1期129-132,137,共5页; 基金国家自然科学基金(60906009 61176030 +4 种基金 61076025 60970036) 信息保障技术重点实验室基金(KJ-11-04)资助; 文摘提出了一种能够改善高精度辐照加固设计流水线型模数转换器(ADC)动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪比.结果表明,所提出的抖动电路技术能够改善ADC的静态和动态性能,特别是在ADC量化小的输入信号时.; 关键词抖动流水线抗辐照加固设计模数转换器; Keywords dither pipeline radiation hardening by design analog to digital converter （ADC）; 分类号 TP338 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名时钟数据恢复电路中的线性相位插值器被引量：7: 4; 作者张瑶张鸿李梁杜鑫程军; 机构西安交通大学电子与信息工程学院中国电子科技集团公司第二十四研究所模拟集成电路重点实验室; 出处《西安交通大学学报》 EI CAS CSCD 北大核心 2016年第2期48-54,共7页; 基金国家自然科学(61474092) 陕西省科技计划资助项目(2014K05-14) 模拟集成电路重点实验室基金资助项目(140C09044); 文摘针对时钟数据恢复电路(CDR)中相位插值器的非线性使得时钟抖动增大的问题,提出了一种基于非等值电流源阵列的线性相位插值器。根据插值器输出时钟相位与尾电流权重的反函数关系,在传统相位插值器的基础上调整尾电流阵列中每个电流源的设计比例,并将控制管用作共栅管来提高电流源的匹配度和稳定性,从而实现了输出时钟相位与控制信号的线性关系,提高了CDR的调节精度并降低了恢复时钟的抖动。采用0.25μm CMOS工艺设计了一款基于线性相位插值器的CDR。仿真结果表明:传统结构插值器的最大相位误差为63.68%,而所提出的线性相位插值器的最大相位误差仅为9.44%,可有效地降低CDR输出时钟的抖动。; 关键词时钟恢复相位插值线性度抖动; Keywords clock recovery phase interpolation linearity jitter; 分类号 TN432 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	用于高速ADC的低抖动时钟稳定电路	张红周述涛张奉江张正璠	《半导体技术》 CAS CSCD 北大核心	2008	2	在线阅读下载PDF 职称材料
2	8 bit 800 Msps高速采样保持电路的设计	潘星王永禄张正平	《半导体技术》 CAS CSCD 北大核心	2008	2	在线阅读下载PDF 职称材料
3	改善辐照加固设计流水线型模数转换器性能的抖动电路技术	余金山梁盛铭马卓王育新张瑞涛刘涛李婷俞宙	《上海交通大学学报》 EI CAS CSCD 北大核心	2013	0	在线阅读下载PDF 职称材料
4	时钟数据恢复电路中的线性相位插值器	张瑶张鸿李梁杜鑫程军	《西安交通大学学报》 EI CAS CSCD 北大核心	2016	7	在线阅读下载PDF 职称材料