检索结果-维普期刊中文期刊服务平台

一种CMOS标准单元库的评估电路设计: 1; 作者居水荣毛成烈 +1 位作者袁敏民郑明《半导体情报》 1999年第4期47-50,共4页; 介绍了一种ＣＭＯＳ标准单元库评估电路的设计思想，分别就单元延迟参数、扇出延迟特性、线负载延迟特性、触发器延迟特性、最高振荡频率等参数设计了相应的测试链，给出了评估电路总的结构形式和版图。; 关键词标准单元库评估 CMOS IC 设计; 在线阅读下载PDF 职称材料

亚微米ASIC正向设计中的时钟考虑被引量：1: 2; 作者居水荣《半导体技术》 CAS CSCD 北大核心 2000年第2期32-34,共3页; 介绍了亚微米 ASIC正向设计中时钟网络的建立原则 ,对于时钟网络在版图中的实现作了特殊考虑 ,给出了这些设计方法应用在几块实际 ASIC中的效果。; 关键词时钟网络 ASIC 专用集成电路正向设计; 在线阅读下载PDF 职称材料

3V/5V标准单元混合使用的芯片设计: 3; 作者居水荣《半导体情报》 2000年第2期37-39,44,共4页; 讨论了 0 .9μm标准单元正向设计流程中当电路中存在 5 V和 3 V两种电压时芯片的设计方法 ,包括网表产生与验证 ,版图设计 ,电压转换单元的加入原则。; 关键词标准单元正向设计芯片 MOS; 在线阅读下载PDF 职称材料