期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
运用CMMI流程于电信系统测试管理的设计与实作 被引量:1
1
作者 董元昕 曾宪雄 刘至轩 《北京交通大学学报》 CAS CSCD 北大核心 2010年第3期42-47,共6页
通过软件测试的验证(Verification)与确认(Validation),提升软件质量,是软件工程中常用的重要方法.为了让测试管理落实在软件开发过程中,本研究考虑实务上的软件测试需求,参照能力成熟度整合模式(CMMI)中产品整合(Production Integrati... 通过软件测试的验证(Verification)与确认(Validation),提升软件质量,是软件工程中常用的重要方法.为了让测试管理落实在软件开发过程中,本研究考虑实务上的软件测试需求,参照能力成熟度整合模式(CMMI)中产品整合(Production Integration)流程,设计并实作一套测试管理系统.通过差异分析(Gap Analysis)、流程定义(Process Definition)、流程部署(Process Deployment)等流程分析与导入程序,详细定义测试流程及测试管理系统包含的功能,开发测试管理系统,将其运用在电信业,并进行相关的测试活动,其结果符合软件成熟度整合模型ML3的规范要求,能有效改善软件测试管理的工作. 展开更多
关键词 软件质量管理 能力成熟度整合模式 软件测试 产品整合 验证与确认
在线阅读 下载PDF
应用于OFDM之3.1~8.0GHz超宽带接收机前端芯片设计 被引量:1
2
作者 黄进芳 谢佩娟 刘荣宜 《山东科技大学学报(自然科学版)》 CAS 2011年第6期73-79,84,共8页
使用TSMC 0.18μm CMOS工艺实现3.1~8.0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括:单端输入差动输出之超宽带低噪声放大器、Balun(Balance-unbalance)以及差动输入/输出的超宽带降频混频器... 使用TSMC 0.18μm CMOS工艺实现3.1~8.0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括:单端输入差动输出之超宽带低噪声放大器、Balun(Balance-unbalance)以及差动输入/输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果:在供给电压1.8V下,频宽为3.1~8.0GHz,S11<-15.3dB,转换增益为24.6dB,功率消耗为37.98mW。包含接脚,芯片面积0.985(0.897×1.098)mm2。 展开更多
关键词 超宽带 前端电路 低噪声放大器 混频器
在线阅读 下载PDF
Op Amp共享与移除取样保持电路之低功率管线式ADC芯片设计 被引量:1
3
作者 黄进芳 林伟健 刘荣宜 《山东科技大学学报(自然科学版)》 CAS 2011年第2期70-79,共10页
以TSMC0.18μmCMOS制程实现10位元(10-bit)、每秒取样2×107次、操作电压1.8 V的管线式(pipe-line)模拟数字转换器(ADC)芯片。本设计主要是使用1.5-bit/stage架构,并且配合运算放大器(op amp)共享(sharing)技术,拔除传统第一级取样... 以TSMC0.18μmCMOS制程实现10位元(10-bit)、每秒取样2×107次、操作电压1.8 V的管线式(pipe-line)模拟数字转换器(ADC)芯片。本设计主要是使用1.5-bit/stage架构,并且配合运算放大器(op amp)共享(sharing)技术,拔除传统第一级取样保持放大器(SHA,sample and hold amplifier)以节省功耗。此芯片的量测结果为输入信号频率2 MHz时,输出的SNDR与ENOB各为46.2 dB与7.32-bit,包含焊线垫片(pad)的芯片面积为1.54(1.391×1.107)mm2,芯片功耗为29.2 mW。 展开更多
关键词 模拟数字转换器 管线式 运算放大器共享
在线阅读 下载PDF
使用DWA技术之1.2V连续时间三角积分调变器芯片设计
4
作者 黄进芳 林伟健 刘荣宜 《山东科技大学学报(自然科学版)》 CAS 2011年第4期86-94,共9页
设计并实现应用于WiMAX的1.2 V连续时间三角积分(Δ-Σ)调变器的芯片,该调变器主要包含主动式电阻电容(active-RC)电路、数据加权平均(DWA,data-weighted averaging)电路、回授DAC电路和四位元(4-bit)量化器,芯片设计使用TSMC 0.18μm C... 设计并实现应用于WiMAX的1.2 V连续时间三角积分(Δ-Σ)调变器的芯片,该调变器主要包含主动式电阻电容(active-RC)电路、数据加权平均(DWA,data-weighted averaging)电路、回授DAC电路和四位元(4-bit)量化器,芯片设计使用TSMC 0.18μm CMOS的制程来实现。量测结果显示,在取样频率160 MHz、超取样比(OSR,oversampling ratio)为8、频宽为10 MHz时,最大的讯号杂讯比(SNR,signal-to-noise ratio)与讯号杂讯失真比(SNDR)分别为51 dB与48 dB,ENOB=7.7位元(bit),动态范围为54 dB,包含焊接垫(pads)的芯片面积为1.156(0.9×1.284)mm2,功耗仅19.8 mW。 展开更多
关键词 三角积分调变器 主动式电阻电容电路 数据加权平均电路
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部