期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种含BCH编解码器的SLC/MLC NAND FLASH控制器的VLSI设计
被引量：
11
1
作者
李璐
周海燕
《现代电子技术》
2009年第7期167-170,共4页
为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应N...
为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应NAND类型存储器的随机错误特点。该控制器可支持多种类型的NAND FLASH。另外,对一种基于伯利坎普-梅西算法的高效BCH编解码器VLSI结构进行了研究,采用一种简化伯利坎普-梅西算法实现的低复杂度的关键方程解算机消除其速度瓶颈。芯片采用SMIC 0.13μm CMOS工艺。测试结果证明,设计电路完全符合系统规范,性能表现优良。
展开更多
关键词
MLC
NAND
FLASH控制器
BCH
编解码
伯利坎普-梅西算法
VLSI
在线阅读
下载PDF
职称材料
基于SystemC和Verilog软硬件协同验证
被引量：
7
2
作者
鲁芳
柏娜
《现代电子技术》
2008年第4期1-3,共3页
针对当前专用数字集成电路设计中的验证瓶颈,为了在更高的抽象级别对设计时象进行描述和验证,提出一种软硬件协同验证方法。该方法基于SystemC的交易级处理器内核模型和基于Verilog的内核之外的硬件模型。该方法被应用到东南大学研发的...
针对当前专用数字集成电路设计中的验证瓶颈,为了在更高的抽象级别对设计时象进行描述和验证,提出一种软硬件协同验证方法。该方法基于SystemC的交易级处理器内核模型和基于Verilog的内核之外的硬件模型。该方法被应用到东南大学研发的微处理器芯片GIV的具体验证中。实验数据表明,由于采用软硬件协同验证模型在芯片生产之前对系统功能、结构设计等进行验证,缩短了开发周期,降低了开发成本,提高了验证可靠性。
展开更多
关键词
软硬件协同验证
建模
交易级处理器
抽象级别
在线阅读
下载PDF
职称材料
题名
一种含BCH编解码器的SLC/MLC NAND FLASH控制器的VLSI设计
被引量：
11
1
作者
李璐
周海燕
机构
东南大学专用集成电路系统国家工程技术研究中心
出处
《现代电子技术》
2009年第7期167-170,共4页
文摘
为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应NAND类型存储器的随机错误特点。该控制器可支持多种类型的NAND FLASH。另外,对一种基于伯利坎普-梅西算法的高效BCH编解码器VLSI结构进行了研究,采用一种简化伯利坎普-梅西算法实现的低复杂度的关键方程解算机消除其速度瓶颈。芯片采用SMIC 0.13μm CMOS工艺。测试结果证明,设计电路完全符合系统规范,性能表现优良。
关键词
MLC
NAND
FLASH控制器
BCH
编解码
伯利坎普-梅西算法
VLSI
Keywords
MLC NAND FLASH controller
BCH
encoding and decoding
Berlekamp - Massey algorithm
VLSI
分类号
TN41 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
基于SystemC和Verilog软硬件协同验证
被引量：
7
2
作者
鲁芳
柏娜
机构
东南大学专用集成电路系统国家工程技术研究中心
江苏南京
出处
《现代电子技术》
2008年第4期1-3,共3页
文摘
针对当前专用数字集成电路设计中的验证瓶颈,为了在更高的抽象级别对设计时象进行描述和验证,提出一种软硬件协同验证方法。该方法基于SystemC的交易级处理器内核模型和基于Verilog的内核之外的硬件模型。该方法被应用到东南大学研发的微处理器芯片GIV的具体验证中。实验数据表明,由于采用软硬件协同验证模型在芯片生产之前对系统功能、结构设计等进行验证,缩短了开发周期,降低了开发成本,提高了验证可靠性。
关键词
软硬件协同验证
建模
交易级处理器
抽象级别
Keywords
software/hardware co-verification
modeling
transaction processor
abstract level
分类号
TN41 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种含BCH编解码器的SLC/MLC NAND FLASH控制器的VLSI设计
李璐
周海燕
《现代电子技术》
2009
11
在线阅读
下载PDF
职称材料
2
基于SystemC和Verilog软硬件协同验证
鲁芳
柏娜
《现代电子技术》
2008
7
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
