期刊文献+
共找到570篇文章
< 1 2 29 >
每页显示 20 50 100
复旦大学专用集成电路与系统国家重点实验室
1
作者 曾璇 《半导体技术》 CAS CSCD 北大核心 2002年第2期28-28,共1页
关键词 复旦大学 专用集成电路 国家重点实验室
在线阅读 下载PDF
一种新型纳米器件逻辑纠错专用集成电路架构 被引量:1
2
作者 窦怀阳 薛晓勇 冯洁 《半导体技术》 CAS 北大核心 2020年第2期116-121,共6页
新型纳米器件被视为摩尔定律极限临近情况下CMOS技术的有力补充。为克服新型纳米器件缺陷率高的问题,提出了一种基于现场可编程纳米线互连(FPNI)架构的具有自修正能力的纠错(FT)专用集成电路(ASIC)架构FT-FPNI,这种架构适用于易出错的... 新型纳米器件被视为摩尔定律极限临近情况下CMOS技术的有力补充。为克服新型纳米器件缺陷率高的问题,提出了一种基于现场可编程纳米线互连(FPNI)架构的具有自修正能力的纠错(FT)专用集成电路(ASIC)架构FT-FPNI,这种架构适用于易出错的纳米器件逻辑门电路。使用基于硬件描述语言的缺陷注入技术来仿真架构,仿真结果表明,这种架构可以100%检测缺陷和错误。为取得最小的纠错代价,需要保持尽可能小的单元阵列尺寸。Hspice软件仿真结果表明,碳纳米管或非(NOR)门输出延迟为2.89 ps,平均功耗为6.748 pW,与现有CMOS技术相比功耗降低2个数量级。 展开更多
关键词 内嵌自修复(BISR) 现场可编程纳米线互连(FPNI) 纳米器件逻辑 碳纳米管场效应管(CNTFET) 电路纠错
在线阅读 下载PDF
基于权重的超大规模集成电路布图规划算法 被引量:6
3
作者 赵长虹 陈建 +2 位作者 周电 周晓方 孙劼 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第7期994-998,共5页
针对超大规模集成电路布图规划问题各个模块的面积以及长边长度的不同,提出权重的概念,并根据各个模块权重的不同;在优化过程中以不同概率选择相应的模块,克服了原有算法以相同的概率选择各个模块的缺点,达到了更好的布图规划效果.
关键词 布图规划 权重
在线阅读 下载PDF
Ka波段宽带单边带调制器集成电路的设计 被引量:1
4
作者 杨大宝 陈志宏 《微波学报》 CSCD 北大核心 2015年第1期70-73,共4页
基于相移法实现SSB(单边带)调制器理论,设计制造了一种Ka波段宽带SSB调制器集成电路。对相移法产生单边带调制信号的原理进行了分析,利用无源电路的3D电磁仿真分析和ADS整体电路非线性仿真相结合的方法对调制器进行了优化。设计制造的90... 基于相移法实现SSB(单边带)调制器理论,设计制造了一种Ka波段宽带SSB调制器集成电路。对相移法产生单边带调制信号的原理进行了分析,利用无源电路的3D电磁仿真分析和ADS整体电路非线性仿真相结合的方法对调制器进行了优化。设计制造的90°相移电桥网络和同相合成器满足了产生Ka波段SSB信号的幅相要求,同时给出了测试结果。调制器在30~36GHz频带内插入损耗≤14dB;载波和对称边带抑制≥15dB;其它边带抑制≥13dB;输入1dB压缩功率≥8dBm;外形尺寸18mm×6mm。这种相移法单边带调制器不需要带通滤波器,具有电路简单,载波抑制比高,对相位误差要求不高的优点。 展开更多
关键词 Ka波段 单边带(SSB)调制器 集成电路 相移法
在线阅读 下载PDF
专业集成电路设计中三次多项式实现的新结构
5
作者 莫凡 俞军 章倩苓 《系统工程与电子技术》 EI CSCD 1999年第8期64-66,共3页
专业集成电路(ApplicationSpecificIntergratedCircuit,ASIC)设计中的三次多项式计算,存在着一类典型的应用问题,即自变量是累积形成的,待自变量完整形成后再行直接计算是低效的。提出... 专业集成电路(ApplicationSpecificIntergratedCircuit,ASIC)设计中的三次多项式计算,存在着一类典型的应用问题,即自变量是累积形成的,待自变量完整形成后再行直接计算是低效的。提出一种改进的三次多项式算法,在保证和直接算法相同精度的条件下,以较少的电路元件实现计算功能。同时,本算法从自变量完整形成到给出最终结果的延迟很小。 展开更多
关键词 专业集成电路 多项式 差分方程 设计
在线阅读 下载PDF
一种模拟集成电路布线中的contact,via定位算法 被引量:1
6
作者 关健 曾璇 +2 位作者 李明原 唐璞山 周电 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第8期674-678,共5页
模拟电路布线通常采用无网格的布线模式 ,这就存在如何在整个布线平面中确定连线间的 contact和 via的位置的问题 .文中提出了一种在任意曼哈顿多边形中求最大内接矩形的算法 ,该算法通过准确、快速地搜索出放置 contact和 via的空间 ,... 模拟电路布线通常采用无网格的布线模式 ,这就存在如何在整个布线平面中确定连线间的 contact和 via的位置的问题 .文中提出了一种在任意曼哈顿多边形中求最大内接矩形的算法 ,该算法通过准确、快速地搜索出放置 contact和 via的空间 ,以提高整个布线的效果并降低布线过程在时间上的消耗 . 展开更多
关键词 模拟集成电路 布线 定位 算法
在线阅读 下载PDF
基于模型修正技术的模拟集成电路几何规划优化方法 被引量:1
7
作者 李亨 陶俊 曾璇 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2012年第6期721-727,共7页
为了兼顾模拟集成电路设计优化的求解精度和计算效率,提出一种基于正项式模型修正技术的几何规划优化方法.首先将模拟集成电路的设计目标与约束简化为正项式模型,然后在采用几何规划方法迭代优化的过程中利用晶体管级SPICE仿真不断修正... 为了兼顾模拟集成电路设计优化的求解精度和计算效率,提出一种基于正项式模型修正技术的几何规划优化方法.首先将模拟集成电路的设计目标与约束简化为正项式模型,然后在采用几何规划方法迭代优化的过程中利用晶体管级SPICE仿真不断修正这一正项式模型.实例表明,与传统基于公式的优化方法和基于仿真的优化方法相比,该方法能够在尽量保证计算效率和全局最优解的前提下使优化精度满足晶体管级SPICE仿真的要求. 展开更多
关键词 电路优化 几何规划 模型修正 运算放大器
在线阅读 下载PDF
并行空间自适应多重网格集成电路热分析方法
8
作者 卢章疑 杨帆 曾璇 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2012年第8期1020-1026,共7页
针对集成电路设计阶段的重要步骤之一——热分析中的稳态分析问题,将多线程并行计算技术和目前最先进的空间自适应多重网格方法相结合,提出一种基于多核并行空间自适应多重网格的热分析方法.根据CPU的核数对芯片进行区域划分,并根据划... 针对集成电路设计阶段的重要步骤之一——热分析中的稳态分析问题,将多线程并行计算技术和目前最先进的空间自适应多重网格方法相结合,提出一种基于多核并行空间自适应多重网格的热分析方法.根据CPU的核数对芯片进行区域划分,并根据划分情况构造适用于块Jacobi迭代的分块热导矩阵,每一个划分区域对应一个矩阵子块.对全局的稳态热分析问题采用块Jacobi迭代法,每一次块Jacobi迭代需要并行地计算每个子块方程组,每个子块方程组的计算采用空间自适应多重网格方法;用八叉森林数据结构记录每个子块的网格层次信息,为多重网格计算提供不同网格层次下的热导矩阵.实验结果表明,文中方法在保证稳态热分析精度的前提下,在32核CPU上可以达到近似线性的理想加速比,能够有效地应用于集成电路设计流程,提高热分析效率. 展开更多
关键词 集成电路热分析 多核并行 多重网格
在线阅读 下载PDF
蓝牙集成接收机中前端电路的设计 被引量:4
9
作者 崔福良 马德群 +3 位作者 叶菁华 黄煜梅 黄林 洪志良 《系统工程与电子技术》 EI CSCD 北大核心 2004年第10期1529-1533,共5页
介绍了一种蓝牙低中频接收机前端电路的设计,包括低噪声放大器(LNA)、Gilbert型混频器(Mixer)、有源复数滤波器(ACF)。利用改进的Gilbert型混频器,实现Mixer与ACF之间的直接电流耦合,避免Mixer与ACF之间需要引入的电压增益级,降低了系... 介绍了一种蓝牙低中频接收机前端电路的设计,包括低噪声放大器(LNA)、Gilbert型混频器(Mixer)、有源复数滤波器(ACF)。利用改进的Gilbert型混频器,实现Mixer与ACF之间的直接电流耦合,避免Mixer与ACF之间需要引入的电压增益级,降低了系统功耗,同时也改善了Mixer的噪声性能。基于0.35μm工艺,对电路的仿真表明电路性能满足接收机的要求。 展开更多
关键词 蓝牙 接收机 射频电路 低功耗
在线阅读 下载PDF
深亚微米CMOS模拟单元电路综合系统 被引量:1
10
作者 易婷 洪志良 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2005年第9期2046-2052,共7页
介绍了一个基于公式的深亚微米CMOS模拟单元电路综合系统.通过较准确地计算电路的直流工作点和MOS管的小信号参数,以及由电路拓扑结构自动生成电路性能公式对已有的基于公式的方法进行了改进;同时考虑了电路的可制造性问题,使得综合出... 介绍了一个基于公式的深亚微米CMOS模拟单元电路综合系统.通过较准确地计算电路的直流工作点和MOS管的小信号参数,以及由电路拓扑结构自动生成电路性能公式对已有的基于公式的方法进行了改进;同时考虑了电路的可制造性问题,使得综合出的电路在工艺波动和工作条件变化时仍能满足性能要求.大量的实验结果表明:与基于模拟器的方法相比,采用该系统可以快速综合出可制造的深亚微米CMOS模拟单元电路. 展开更多
关键词 模拟电路综合 优化 集成电路CAD
在线阅读 下载PDF
射频电路PDE-ODE耦合系统瞬态仿真算法研究
11
作者 来金梅 谭俊 +2 位作者 章倩苓 任俊彦 Omar Wing 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2003年第4期495-499,共5页
研究基于MOSFETPDE模型的射频电路瞬态仿真算法 研究表明 :采用开窗技术可以扩大射频电路PDE ODE耦合系统边界松驰迭代收敛的初始猜值选择范围 ,使得迭代过程收敛容易且快速 ,能明显地改善基于MOSFETPDE模型的射频电路PDE
关键词 射频电路 PDE-ODE 耦合系统 瞬态仿真算法 波形松弛法 开窗技术 射频集成电路
在线阅读 下载PDF
基于导航系统的低功耗全集成频率综合器设计
12
作者 卢东旭 高博 +4 位作者 耿双利 田国平 谷江 丁理想 赵永瑞 《半导体技术》 CAS CSCD 北大核心 2015年第6期421-425,共5页
针对双模卫星导航接收系统对集成度、功耗和面积的需求,研究了频率综合器的电路结构和频率规划,分析了频率综合器环路的参数设计,实现了片上集成环路滤波器,版图采用MIM和MOS电容堆叠的方式节省了面积,电容电阻采用了加权的方式,使环路... 针对双模卫星导航接收系统对集成度、功耗和面积的需求,研究了频率综合器的电路结构和频率规划,分析了频率综合器环路的参数设计,实现了片上集成环路滤波器,版图采用MIM和MOS电容堆叠的方式节省了面积,电容电阻采用了加权的方式,使环路带宽可调。采用高速TSPC结构的D触发器构成双模预分频器,降低了整体电路的功耗。利用基于0.18μm RF CMOS工艺实现了低功耗全集成的频率综合器,芯片面积0.88 mm2,功耗18.5 m W,相位噪声-94 d Bc/Hz@100 k Hz,杂散-68 d Bc。测试结果证明了该电路系统参数设计和结构改进是合理和有效的,各参数性能满足系统要求。 展开更多
关键词 频率综合器 低功耗 全集成 环路滤波器 预分频器
在线阅读 下载PDF
基于概率整形的离散傅里叶变换扩展的300 GHz OFDM太赫兹无线传输系统 被引量:1
13
作者 姜璐涵 马晗松 +11 位作者 张沁旖 田鹏 韩扬 王明旭 谭景文 徐思聪 张冰 Rehim Uddim 魏怡 杨雄伟 李韦萍 余建军 《红外与毫米波学报》 SCIE EI CAS CSCD 北大核心 2024年第5期634-641,共8页
为了适应高速大容量的通信需求,提出了采用基于概率整形(PS,Probabilistic Shaping),离散多音调制(DMT,Discrete Multi-tone Modulation)和离散傅里叶变换扩展技术(DFT,Discrete Fourier Transform)实现300GHz太赫兹信号无线传输。概率... 为了适应高速大容量的通信需求,提出了采用基于概率整形(PS,Probabilistic Shaping),离散多音调制(DMT,Discrete Multi-tone Modulation)和离散傅里叶变换扩展技术(DFT,Discrete Fourier Transform)实现300GHz太赫兹信号无线传输。概率整形通过增加星座点距离提升信号接收机灵敏度,可最多降低55%的误码率,可延长传输距离。离散傅里叶变换扩展技术在系统中降低1.68 dB正交频分复用(OFDM,Orthogonal Frequency Division Multiplexing)信号的峰均比,提升抗非线性效应能力。通过结合这些先进的数字信号处理技术,分别实现了12GBaud PS-16QAM的OFDM-DMT信号及10GBaud PS-64QAM的DFT-S-OFDM-DMT信号1 m无线传输。基于300GHz的太赫兹无线传输系统,比较了采用这些数字信号处理技术的性能优势。 展开更多
关键词 概率整形 正交频分复用技术 离散多音调制 离散傅里叶变换扩展技术 太赫兹通信
在线阅读 下载PDF
参数可选的高速椭圆曲线密码专用芯片的VLSI实现 被引量:13
14
作者 曾晓洋 周晓方 +3 位作者 沈泊 李文宏 陈超 章倩苓 《通信学报》 EI CSCD 北大核心 2003年第9期35-41,共7页
研究了椭圆曲线密码体制的VLSI实现问题。从点乘运算层与群运算层调度到有限域上的高速运算方法等方面给出了一些提高椭圆曲线上点乘运算的新方案;提出了一种域与曲线参数可选择的高速椭圆曲线密码专用芯片VLSI新结构。基于0.6mm单元库... 研究了椭圆曲线密码体制的VLSI实现问题。从点乘运算层与群运算层调度到有限域上的高速运算方法等方面给出了一些提高椭圆曲线上点乘运算的新方案;提出了一种域与曲线参数可选择的高速椭圆曲线密码专用芯片VLSI新结构。基于0.6mm单元库,芯片面积约为36mm2。综合后仿真结果表明:设计芯片能够有效地完成数字签名与身份验证完整流程,在20MHz下平均每次签名时间为62.67ms,高于目前报道的其它同类芯片。 展开更多
关键词 VLSI 椭圆曲线密码芯片 点乘运算 有限域 数字签名
在线阅读 下载PDF
量子遗传算法在多输出Reed-Muller逻辑电路最佳极性搜索中的应用 被引量:16
15
作者 汪鹏君 李辉 +3 位作者 吴文晋 王伶俐 张小颖 戴静 《电子学报》 EI CAS CSCD 北大核心 2010年第5期1058-1063,共6页
量子遗传算法是一种融合量子计算和遗传算法优点的智能算法,常用于求解组合优化问题.本文给出多输出RM(Reed-Muller)逻辑电路最佳极性搜索方案,将量子遗传算法应用到多输出固定极性RM电路逻辑优化中.针对量子遗传算法易陷入局部极值的缺... 量子遗传算法是一种融合量子计算和遗传算法优点的智能算法,常用于求解组合优化问题.本文给出多输出RM(Reed-Muller)逻辑电路最佳极性搜索方案,将量子遗传算法应用到多输出固定极性RM电路逻辑优化中.针对量子遗传算法易陷入局部极值的缺陷,结合群体灾变思想,提出一种基于量子遗传算法的多输出RM逻辑电路最佳极性搜索算法.最后对多个大规模PLA格式基准电路测试表明:该算法与基于遗传算法的最佳极性搜索相比,在优化能力、寻优性能和收敛速度等方面都有不同程度的提高. 展开更多
关键词 量子遗传算法 极性搜索 多输出RM电路 逻辑优化
在线阅读 下载PDF
时隙ALOHA法在RFID系统防碰撞问题中的应用 被引量:24
16
作者 胡建赟 李强 闵昊 《应用科学学报》 CAS CSCD 北大核心 2005年第5期489-492,共4页
时隙ALOHA法是射频识别(RFID)系统中常用的防碰撞算法,该文在分析RFID系统识别过程后引进马尔可夫链来为时隙ALOHA法建模,并根据此模型对时隙ALOHA法的性能进行分析,得到时隙数、RFID系统中所含的应答器数与识别成功率的关系,从而对实... 时隙ALOHA法是射频识别(RFID)系统中常用的防碰撞算法,该文在分析RFID系统识别过程后引进马尔可夫链来为时隙ALOHA法建模,并根据此模型对时隙ALOHA法的性能进行分析,得到时隙数、RFID系统中所含的应答器数与识别成功率的关系,从而对实际应用提供理论指导. 展开更多
关键词 时隙ALOHA 射频识别 防碰撞 马尔可夫链
在线阅读 下载PDF
基于超高频RFID的实时定位系统的建模与仿真(英文) 被引量:12
17
作者 熊廷文 谈熙 +1 位作者 闫娜 闵昊 《系统仿真学报》 CAS CSCD 北大核心 2011年第1期212-216,共5页
基于超高频RFID的实时定位系统将大大拓展RFID的应用。在研究超高频RFID数据传输原理的基础上,提出了基于超高频RFID的实时定位系统的基本架构,并在Matlab/Simulink中进行了整个系统的行为级建模。此外,还对RFID收发机和信道的非理想因... 基于超高频RFID的实时定位系统将大大拓展RFID的应用。在研究超高频RFID数据传输原理的基础上,提出了基于超高频RFID的实时定位系统的基本架构,并在Matlab/Simulink中进行了整个系统的行为级建模。此外,还对RFID收发机和信道的非理想因素进行了详细的建模来模拟实际的工作环境。仿真结果验证了模型的可靠性,并为后面的实现提供了指导。 展开更多
关键词 实时定位系统 射频识别 系统建模 相关
在线阅读 下载PDF
可重构的椭圆曲线密码系统及其VLSI设计 被引量:5
18
作者 曾晓洋 顾震宇 +1 位作者 周晓方 章倩苓 《小型微型计算机系统》 CSCD 北大核心 2004年第7期1280-1285,共6页
研究了一种新的结构可重构的椭圆曲线密码系统及其 VL SI设计问题 .从点乘与群运算层的调度到有限域上的高速运算方法等方面出发 ,提出了一些提高椭圆曲线上点乘运算的新方案 ;给出了一种新的支撑域和曲线参数可选择、结构可重构的高速... 研究了一种新的结构可重构的椭圆曲线密码系统及其 VL SI设计问题 .从点乘与群运算层的调度到有限域上的高速运算方法等方面出发 ,提出了一些提高椭圆曲线上点乘运算的新方案 ;给出了一种新的支撑域和曲线参数可选择、结构可重构的高速椭圆曲线密码专用芯片 VL SI架构 .采用全定制与基于 0 .6 μm CMOS标准单元库综合相结合的方式实现了该系统 .测试结果表明 :设计芯片能够有效地完成数字签名与身份验证完整流程 ;在 2 0 MHz的工作频率下 ,平均每次签名时间为 6 2 .6 7ms. 展开更多
关键词 椭圆曲线密码系统 点乘运算 有限域 数字签名 调度 投影坐标系 VLSI
在线阅读 下载PDF
基于射频识别的防伪系统研究与开发 被引量:9
19
作者 王俊宇 刘丹 +1 位作者 魏鹏 闵昊 《计算机工程》 CAS CSCD 北大核心 2008年第15期264-266,共3页
分析商品防伪技术的设计需求,提出一种基于射频识别(RFID)的防伪技术方案及防伪验证方法,设计一个基于RFID和GPRS网络的茶叶防伪系统,该系统通过唯一编码、数据加密等手段可以实现对商品的唯一身份识别,具有识别可靠性高、识别手段便捷... 分析商品防伪技术的设计需求,提出一种基于射频识别(RFID)的防伪技术方案及防伪验证方法,设计一个基于RFID和GPRS网络的茶叶防伪系统,该系统通过唯一编码、数据加密等手段可以实现对商品的唯一身份识别,具有识别可靠性高、识别手段便捷等特点。讨论了基于RFID的商品防伪技术的局限性和可能的研究领域。 展开更多
关键词 防伪 射频识别 数据加密
在线阅读 下载PDF
应用于超宽带系统中的低功耗、高速FFT/IFFT处理器设计 被引量:7
20
作者 刘亮 王雪静 +1 位作者 叶凡 仁俊彦 《通信学报》 EI CSCD 北大核心 2008年第9期40-45,共6页
设计了一种应用于超宽带(UWB)无线通信系统中的FFT/IFFT处理器。采用8×8×2混合基算法进行FFT运算,实现了2路64点或者1路128点FFT功能,并为该算法提出了一种新型的8路并行反馈结构。该结构提高了处理器的数据吞吐率,降低了芯... 设计了一种应用于超宽带(UWB)无线通信系统中的FFT/IFFT处理器。采用8×8×2混合基算法进行FFT运算,实现了2路64点或者1路128点FFT功能,并为该算法提出了一种新型的8路并行反馈结构。该结构提高了处理器的数据吞吐率,降低了芯片功耗。为了减少处理器中的乘法数目,提高时序性能,提出了改进型移位加算法。设计的FFT/IFFT处理器采用SMIC 0.13μm CMOS工艺制造,芯片的核心面积为1.44mm2。测试结果表明,该芯片最高数据吞吐率到达1Gsample/s,在典型的工作频率500Msample/s下,芯片功耗为39.6mW。与现有同类型FFT芯片相比,该芯片面积缩小了40%,功耗减少了45%。 展开更多
关键词 FFT IFFT 超宽带 8路并行反馈结构
在线阅读 下载PDF
上一页 1 2 29 下一页 到第
使用帮助 返回顶部