极大规模集成电路测试技术发展 被引量：6

1

作者 刘远华 《电子与封装》 2014年第7期16-18,28,共4页

集成电路作为新一代信息战略产业的基础,工艺、封装、应用的发展对测试提出了诸多挑战,同时测试作为集成电路产业链的一环,与设计、制造、封装等环节紧密相联。阐述了集成电路设计中高速、高集成度及测试成本对测试的挑战以及相应的测... 集成电路作为新一代信息战略产业的基础,工艺、封装、应用的发展对测试提出了诸多挑战,同时测试作为集成电路产业链的一环,与设计、制造、封装等环节紧密相联。阐述了集成电路设计中高速、高集成度及测试成本对测试的挑战以及相应的测试解决方案,同时对测试与设计、封装、应用等产业链环节联接的典型技术如测试仿真到测试向量转换、inkless map、测试自动化数据等进行了描述。 展开更多

关键词 高速接口测试 高集成度 测试经济性 测试向量压缩

在线阅读 下载PDF 职称材料

IP硬核无损测试技术 被引量：2

2

作者 余琨 王华 《半导体技术》 CAS CSCD 北大核心 2018年第8期633-638,共6页

针对大量IP硬核精准、快速的测试验证需求,在分析现有IP硬核测试技术的基础上,研究了IP硬核无损测试技术。通过设计模拟用户片上系统（SOC）的通用评估系统,将被测IP硬核嵌入在测试电路中,并引入软硬件补偿结构,对信号时序进行校准补偿,... 针对大量IP硬核精准、快速的测试验证需求,在分析现有IP硬核测试技术的基础上,研究了IP硬核无损测试技术。通过设计模拟用户片上系统（SOC）的通用评估系统,将被测IP硬核嵌入在测试电路中,并引入软硬件补偿结构,对信号时序进行校准补偿,对IP硬核精确输入进行控制和监测。结合外部自动测试设备（ATE）与片上评测电路,实现对IP硬核的功能、性能以及可靠性等的精确验证。实际完成了一款基于片上评测电路的静态随机存储器（SRAM）IP硬核测试设计与验证,实现该IP硬核关键时序参数测试,以数据建立时间这一参数为例,分析了其具体测试方法并得到测试结果。采用该测试技术,IP硬核时间参数的测试精度可达ps级,相较于IP硬核封装后测试,充分体现了结果数据的精确性。 展开更多

关键词 IP硬核 片上系统(SOC) 测试技术 存储器 自动测试设备(ATE)

在线阅读 下载PDF 职称材料

基于ATE的FPGA测试技术研究和应用 被引量：10

3

作者 王华 《电子与封装》 2018年第7期12-15,21,共5页

随着集成电路技术的高速发展,基于可编程互连资源的现场可编程门阵列(FPGA)器件的应用越来越广泛,FPGA区别于ASIC器件的重要特征是可以实现在制造后重新编程为所需的应用或功能要求。随着FPGA的规模不断扩大,对其故障检测、可靠性验证... 随着集成电路技术的高速发展,基于可编程互连资源的现场可编程门阵列(FPGA)器件的应用越来越广泛,FPGA区别于ASIC器件的重要特征是可以实现在制造后重新编程为所需的应用或功能要求。随着FPGA的规模不断扩大,对其故障检测、可靠性验证的要求也越来越高。介绍了FPGA在自动测试设备(ATE)上的测试流程,详细介绍了如何通过硬件设计和软件方法在Advantest公司V93000自动测试设备上实现最大矢量深度扩展,最后通过Virtex-4 FPGA实际实施案例验证了该方案。 展开更多

关键词 FPGA测试 ATE 配置矢量 激励矢量 自动测试

在线阅读 下载PDF 职称材料

基于ATE的高端图像传感器芯片测试技术 被引量：6

4

作者 罗斌 《集成电路应用》 2019年第8期66-68,共3页

针对移动智能终端、安防监控、高清影像、航天航空等领域高端图像传感芯片产品测试需求,搭建基于自动测试设备ATE的测试环境。研究开发光电测试激励源硬件设计技术、图像传感芯片关键参数测试技术及测试算法。解决White Balance、Shadin... 针对移动智能终端、安防监控、高清影像、航天航空等领域高端图像传感芯片产品测试需求,搭建基于自动测试设备ATE的测试环境。研究开发光电测试激励源硬件设计技术、图像传感芯片关键参数测试技术及测试算法。解决White Balance、Shading、Sensitivity,Point Defect、Blotch Defect、FPN等图像传感芯片关键参数测试难点,实现相关参数精准测试,形成整体测试解决方案,实际使用ATE针对一款高集成度图像传感芯片进行测试验证,完成光敏感度、暗场电流、坏点、坏列、固定图形噪声(FPN)、ADC性能、DSP性能等测试,形成基于ATE的高集成系统级芯片一体化测试解决方案。 展开更多

关键词 集成电路测试 激励源硬件 光特性参数测试 系统级芯片

在线阅读 下载PDF 职称材料

高性能ADC芯片测试技术研究 被引量：4

5

作者 王华 《中国集成电路》 2018年第6期72-76,共5页

随着集成电路技术的高速发展,高性能模数转换芯片的测试验证分析难度越来越大,通常只能在实验室里通过高性能分立仪器设备对ADC动态性能指标进行验证。本文通过介绍ADC的动态参数测试原理和方法,提出主要的测试难点。从测试硬件布局,高... 随着集成电路技术的高速发展,高性能模数转换芯片的测试验证分析难度越来越大,通常只能在实验室里通过高性能分立仪器设备对ADC动态性能指标进行验证。本文通过介绍ADC的动态参数测试原理和方法,提出主要的测试难点。从测试硬件布局,高速采样时钟设计、滤波器使用方面进行讨论和实际验证分析,基于泰瑞达Ultra FLEX自动测试系统实现对一款12位高性能ADC性能评估。通过本论文的研究,可以为高性能ADC芯片提供基于自动化测试系统的测试解决方案。 展开更多

关键词 模数转换器 自动测试系统 信噪比 总谐波失真 带通滤波器

在线阅读 下载PDF 职称材料

IP核测试验证技术研究与应用 被引量：4

6

作者 罗斌 《集成电路应用》 2018年第12期19-23,共5页

IP核测试验证的目的在于检测其是否存在功能和时序错误,从而对IP核进行修改,提高产品的可靠性。结合用户设计的IP核测试要求,研究IP核测试验证方案与优化流程、系统性测试优化、自测试及其测试复用和测试集成与优化,以当今高速接口芯片... IP核测试验证的目的在于检测其是否存在功能和时序错误,从而对IP核进行修改,提高产品的可靠性。结合用户设计的IP核测试要求,研究IP核测试验证方案与优化流程、系统性测试优化、自测试及其测试复用和测试集成与优化,以当今高速接口芯片关键测试测试共性问题为例,着重在IP核评测实施上提供具体ATE测试验证方案及流程,通过高速接口芯片实际开发测试的研究和实践,提出经济性、低成本和共性的自动化测试(ATE)解决方案及流程,从成本和效率上符合未来高速接口芯片的测试需求。 展开更多

关键词 集成电路测试 IP核测试验证 测试流程 高速接口IP 协同设计与测试流程

在线阅读 下载PDF 职称材料

RF芯片测试技术研究

7

作者 余琨 《中国集成电路》 2015年第3期41-46,55,共7页

本论文主要介绍了当前RF芯片及其测试挑战,讲述了应用于无线通信系统和高数据速率交换装置芯片的测试环境开发,研究了RF芯片测试关键技术,包括测试软件开发技术及测试硬件设计技术。然后介绍了如何利用半导体自动测试设备(ATE)对RF芯片... 本论文主要介绍了当前RF芯片及其测试挑战,讲述了应用于无线通信系统和高数据速率交换装置芯片的测试环境开发,研究了RF芯片测试关键技术,包括测试软件开发技术及测试硬件设计技术。然后介绍了如何利用半导体自动测试设备(ATE)对RF芯片关键参数进行测试,实现RF芯片自动测试方法的创新。通过本论文的研究,可以为RF芯片提供相应的测试解决方案。 展开更多

关键词 RF芯片 测试技术 半导体自动测试设备 增益 相位噪声

在线阅读 下载PDF 职称材料

数字孪生在半导体测试设备中的实践

8

作者 祁建华 马诗旻 何桂玲 《电子技术应用》 2024年第9期25-30,共6页

数字孪生作为智能制造关键技术在工厂极具实用价值。通过在半导体测试服务公司建立数字孪生系统,收集了探针台二十多万条报警数据。结果显示,超过90%的报警已通过数字孪生系统实现了远程控制解决。为探索报警处理的最佳方式,进一步优化... 数字孪生作为智能制造关键技术在工厂极具实用价值。通过在半导体测试服务公司建立数字孪生系统,收集了探针台二十多万条报警数据。结果显示,超过90%的报警已通过数字孪生系统实现了远程控制解决。为探索报警处理的最佳方式,进一步优化数字孪生模型,并在模型中重现报警,通过模拟不同工况,与传统方式相比,人工操作数字孪生系统处理报警可使设备等待时间减少64%以上。若采用AI后台自行操作数字孪生系统,设备等待时间可继续降低78%。这表明人工对设备报警的反应时间是影响设备等待时间的关键因素,因此,深化使用数字孪生模型自动化处理报警可显著降低设备等待时间,提升设备综合利用率。 展开更多

关键词 数字孪生 半导体测试设备 远程控制 报警处理 自动化

在线阅读 下载PDF 职称材料

ATE测试中抖动对高性能ADC测试结果的影响与分析 被引量：6

9

作者 余琨 《电子技术应用》 北大核心 2016年第7期46-49,共4页

主要针对高速ADC测试技术进行研究,其时钟信号及输入模拟信号均需要输入非常＂干净＂即抖动很小的信号,从理论上分析了不同的时钟抖动在不同速率下对ADC测试结果的影响。实际使用ATE针对一款12位、105 MS/s高性能ADC进行测试,分别采用... 主要针对高速ADC测试技术进行研究,其时钟信号及输入模拟信号均需要输入非常＂干净＂即抖动很小的信号,从理论上分析了不同的时钟抖动在不同速率下对ADC测试结果的影响。实际使用ATE针对一款12位、105 MS/s高性能ADC进行测试,分别采用两种不同时钟抖动条件的模块提供时钟信号和输入模拟信号,对比两种情况下测得的ADC动态参数如SNR、SINAD、SFDR等测试结果,SNR测试结果在不同的频点约有2~5 d B的差异,验证了信号抖动对ADC测试结果带来了不可忽视的影响。 展开更多

关键词 测试 抖动 模数转换器 信噪比

在线阅读 下载PDF 职称材料

基于ATE的SoC协议测试方法研究 被引量：2

10

作者 王华 《集成电路应用》 2018年第11期18-21,30,共5页

面对当今复杂SoC器件,开发ATE测试解决方案变成一项越来越困难的任务。测试要求已经从器件参数测试、逻辑功能测试转移到了包括调制、协议测试等在内的系统级测试,从而增加测试支出成本和程序开发时间。讨论通过基于ATE测试系统Smart RD... 面对当今复杂SoC器件,开发ATE测试解决方案变成一项越来越困难的任务。测试要求已经从器件参数测试、逻辑功能测试转移到了包括调制、协议测试等在内的系统级测试,从而增加测试支出成本和程序开发时间。讨论通过基于ATE测试系统Smart RDI软件编程的测试方法生成测试矢量,通过构建详细的ATE与器件接口间的协议规则,实现SoC接口协议测试或者通过寄存器设置进行特定模式测试的目的,不需要为数字协议开发所有仿真向量,减少设计到测试创建,转换,传输和下载协议规则的中间阶段的大量时间,灵活地对协议编程实现待测器件设置和测量。 展开更多

关键词 SOC 接口协议 测试矢量 自动测试系统

在线阅读 下载PDF 职称材料

凸点晶圆测试共性问题研究与应用

11

作者 祁建华 《半导体技术》 CAS CSCD 北大核心 2012年第4期316-320,共5页

集成电路"轻、薄、小"的趋势使新封装技术在产业中不断得以应用。晶圆凸点工艺作为新封装技术的关键工序尤为重要,相应的凸点晶圆测试方案是产业面临的现实问题。针对凸点晶圆测试中出现的新问题和技术难点,结合在多个凸点晶... 集成电路"轻、薄、小"的趋势使新封装技术在产业中不断得以应用。晶圆凸点工艺作为新封装技术的关键工序尤为重要,相应的凸点晶圆测试方案是产业面临的现实问题。针对凸点晶圆测试中出现的新问题和技术难点,结合在多个凸点晶圆测试开发和量产过程中积累的成功经验,按照晶圆测试控制流程,依次阐述在凸点晶圆测试中碰到的共性问题,如针对凸点晶圆测试的新型探针卡及测试过程中针压控制、凸点损伤与量产测试中关键操作控制、在线清针与检查、工艺数据测试衔接等。并提供预防凸点损伤的过冲控制参数自动获取解决方案和凸点晶圆并行测试解决方案,实现凸点晶圆可靠的量产测试,有效提高了凸点晶圆的测试能力。 展开更多

关键词 凸点晶圆 凸点针痕控制 在线清针 过冲控制 凸点晶圆并行测试 通信桥接技术

在线阅读 下载PDF 职称材料

FPGA中六倍连线资源的测试

12

作者 叶守银 祁建华 徐惠 《半导体技术》 CAS CSCD 北大核心 2012年第11期900-904,共5页

通过分析SPARTAN-II FPGA器件的结构及其连线资源分布特点,寻找一种能够快速配置测试、具有高测试覆盖率的测试配置设计。所提出的把六倍资源连线分别配置成多条横向和纵向环形链路的测试配置设计,提高了测试覆盖率,尽可能地减少了测试... 通过分析SPARTAN-II FPGA器件的结构及其连线资源分布特点,寻找一种能够快速配置测试、具有高测试覆盖率的测试配置设计。所提出的把六倍资源连线分别配置成多条横向和纵向环形链路的测试配置设计,提高了测试覆盖率,尽可能地减少了测试配置文件数量。测试验证表明这样的连线资源测试配置设计方法,可直接应用到SPARTAN-II系列的所有型号FPGA的测试。通过更改测试模型数据,甚至可以应用于VIRTEX系列的FPGA测试。这种测试配置设计的特点是:测试效率高且具有高的测试覆盖率、测试结构清晰易于故障定位、延展性强可应用于其他型号的FPGA测试。 展开更多

关键词 六倍连线资源 可配置逻辑模块(CLB) 测试配置设计 测试效率 延展性

在线阅读 下载PDF 职称材料

基于ATE的ATDF测试数据的研究

13

作者 王玉龙 《集成电路应用》 2020年第11期26-27,共2页

阐述在自动测试设备ATE中,将标准测试数据格式STDF转换成本文测试数据格式ATDF,直观认识测试数据的结构和内容,实现测试数据的收集、清洗、存储、分析与挖掘的产业化解决方案。

关键词 集成电路测试 自动测试设备 标准测试数据格式 文测试数据格式 计算机技术

在线阅读 下载PDF 职称材料

FPGA中六倍连线资源的测试

14

作者 叶守银 祁建华 徐惠 《电子与封装》 2012年第9期24-27,30,共5页

文章通过分析SPARTAN-II FPGA(Field Programmable Gate Arrays)器件的结构及其连线资源分布特点,寻找一种能够快速配置测试、具有高测试覆盖率的测试配置设计,文中所提出的连线资源测试配置设计具有很强的延展性,可应用到SPARTAN-II系... 文章通过分析SPARTAN-II FPGA(Field Programmable Gate Arrays)器件的结构及其连线资源分布特点,寻找一种能够快速配置测试、具有高测试覆盖率的测试配置设计,文中所提出的连线资源测试配置设计具有很强的延展性,可应用到SPARTAN-II系列的几乎所有型号FPGA,甚至可以延伸应用到VIRTEX系列FPGA的连线资源测试,此种测试配置设计易于计算测试覆盖率,这样的测试开发方法已经成功应用于XC2S100、XC2S150、XCV300等型号FPGA的测试。 展开更多

关键词 六倍连线资源 相邻CLB短连线 测试配置设计 测试效率

在线阅读 下载PDF 职称材料