期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于约束数据捆绑两相握手协议的8位异步Booth乘法器设计 被引量:3
1
作者 何安平 刘晓庆 陈虹 《电子学报》 EI CAS CSCD 北大核心 2018年第4期961-968,共8页
以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本... 以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本论文依据纯异步电路系统的设计方法,采用"约束数据捆绑"两相握手通讯协议的Click微流水线,根据控制和数据处理分离的策略,实现了这种改进算法的8位乘法器,并在FPGA上进行了验证.在45nm工艺制程的FPGA条件下,与相同体系结构的同步乘法器相比,这种异步乘法器在面积和功耗大体相同的情况下,运算速度大体提升超过12倍. 展开更多
关键词 BOOTH算法 异步设计 两相约束数据捆绑握手协议 Click异步控制器 微流水线
在线阅读 下载PDF
基于FPGA的全局异步局部同步四相单轨握手协议实现
2
作者 张景伟 李若仲 +1 位作者 肖宇 卜祥伟 《电子技术应用》 北大核心 2012年第4期37-39,42,共4页
在常规FPGA中设计了基于LUT的异步状态保持单元,实现了全局异步局部同步系统的接口电路、时钟暂停电路,进一步完成四相单轨握手协议。基于Quartus软件的逻辑锁定技术,采用Verilog HDL进行行为描述,构建了无冒险C单元库。在Altera Cyclon... 在常规FPGA中设计了基于LUT的异步状态保持单元,实现了全局异步局部同步系统的接口电路、时钟暂停电路,进一步完成四相单轨握手协议。基于Quartus软件的逻辑锁定技术,采用Verilog HDL进行行为描述,构建了无冒险C单元库。在Altera CycloneⅡEP2C35F672C6器件上,完成了GALS系统的时序仿真,证明了四相单轨握手的正确性。 展开更多
关键词 四相单轨握手协议 FPGA MULLER C GALS 无冒险
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部