期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
SimTile:片状多核处理器的高效模拟器(英文)
1
作者 刘涛 季振洲 王庆 《计算机科学与探索》 CSCD 2010年第12期1115-1120,共6页
传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型TiledCMP(chip multiprocessor)的结构设计中,片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信,高速点对点网络方式的片... 传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型TiledCMP(chip multiprocessor)的结构设计中,片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信,高速点对点网络方式的片上多核互联结构模拟成为研究的热点。抽象片上Tiled方式16核功能单元结构,设计实现了SimTile模拟器,可提供配置灵活、功能单元齐全的片上多核处理器设计,支持高效率的全局共享缓存、高速片上路由结构。模拟器采用模块化的组件配置方式,片上核心数量与互联网络结构、数据一致性协议、全局寄存器通信与cache共享模式等,均可通过精简的参数调整。实验表明模拟器执行效率较高,为片上多核研究提供了灵活、高效并具备可扩展性的新平台。 展开更多
关键词 片状多核处理器 模拟器 互联结构 数据一致性
在线阅读 下载PDF
基于CMP的高密度计算机多目标设计方法 被引量:5
2
作者 刘宇航 祝明发 +1 位作者 崔吉顺 肖利民 《系统工程与电子技术》 EI CSCD 北大核心 2012年第4期806-812,共7页
面向高端应用的高效能计算机一般具有高性能、高集成度、高热密度、高复杂性的特点,其研制是一项复杂的系统工程。每一环节,存在功能、性能、可靠性等相互制约但需同时兼顾的多个目标。在实践中这些方面的权衡设计如何以有序的方式展开... 面向高端应用的高效能计算机一般具有高性能、高集成度、高热密度、高复杂性的特点,其研制是一项复杂的系统工程。每一环节,存在功能、性能、可靠性等相互制约但需同时兼顾的多个目标。在实践中这些方面的权衡设计如何以有序的方式展开,是一个亟待解决的关键问题。提出了可靠性与功能、性能权衡的设计方法,并应用到一款基于国产多核处理器的16路高密度计算机的自主研制中,软件仿真分析和系统实测验证了该权衡设计方法的有效性。 展开更多
关键词 高密度计算机 高能效 多目标 权衡 协同设计 片上多核
在线阅读 下载PDF
CMP中基于目录的协作Cache设计方案 被引量:1
3
作者 赵小雨 吴俊敏 +2 位作者 隋秀峰 王庆波 唐轶轩 《计算机工程》 CAS CSCD 北大核心 2010年第21期283-285,共3页
片上多处理器中二级Cache的设计和管理是影响其性能的关键因素之一。在私有二级Cache的基础上,提出一种基于集中式一致性目录的协作Cache设计方案,通过有效地管理片上存储资源来优化处理器的性能,从而使该协作Cache具有平均访存延迟小、... 片上多处理器中二级Cache的设计和管理是影响其性能的关键因素之一。在私有二级Cache的基础上,提出一种基于集中式一致性目录的协作Cache设计方案,通过有效地管理片上存储资源来优化处理器的性能,从而使该协作Cache具有平均访存延迟小、Cache缺失率低、可扩展性好等优点。实验结果显示,与共享二级Cache设计相比,协作Cache可以将4核处理器的吞吐量平均提高13.5%,而其硬件开销约为8.1%。 展开更多
关键词 协作Cache 集中式一致性目录 片上多处理器 流感知
在线阅读 下载PDF
一种分片式多核处理器的用户级模拟器 被引量:6
4
作者 黄琨 马可 +2 位作者 曾洪博 张戈 章隆兵 《软件学报》 EI CSCD 北大核心 2008年第4期1069-1080,共12页
随着片上晶体管资源的增多和互连线延迟的加大,分片式多核微处理器已成为多核处理器设计的新方向.为了对这种新型处理器进行体系结构的深入研究和设计空间的探索,设计并实现了针对分片式多核处理器的用户级多核性能模拟器.该多核模拟器... 随着片上晶体管资源的增多和互连线延迟的加大,分片式多核微处理器已成为多核处理器设计的新方向.为了对这种新型处理器进行体系结构的深入研究和设计空间的探索,设计并实现了针对分片式多核处理器的用户级多核性能模拟器.该多核模拟器在龙芯2号单处理器核的基础上,完整地模拟了基于目录的Cache一致性协议和存储转发式片上互联网络的结构模型,详细地刻画了由于系统乱序处理各种请求应答和请求之间的冲突而造成的时序特性,可以通过运行各种串行或并行的工作负载对多核处理器的各种重要性能指标加以评估,为多核处理器的结构设计提供了快速、灵活、高效的研究平台. 展开更多
关键词 分片式cmp(chip multiprocessor) 模拟器 片上网络 性能分析 龙芯2号微处理器
在线阅读 下载PDF
虚拟企业合作伙伴智能优化选择研究 被引量:2
5
作者 朱会东 段赵磊 黄艳 《计算机工程与应用》 CSCD 2012年第24期57-61,100,共6页
针对复杂的虚拟企业伙伴选择问题,利用神经网络的推理功能,并结合模糊技术处理不确定因素的优势,实现最优伙伴的确定。通过分析建立了包括成本、技术能力、服务水平等指标的评价体系,采用实例验证了该方法的可行性。
关键词 虚拟企业 合作伙伴 神经网络 评价体系
在线阅读 下载PDF
面向监听一致性协议的并发内存竞争记录算法
6
作者 朱素霞 陈德运 +2 位作者 季振洲 孙广路 张浩 《计算机研究与发展》 EI CSCD 北大核心 2016年第6期1238-1248,共11页
内存竞争记录是解决多核程序执行不确定性的关键技术,然而现有点到点的内存竞争记录机制带来的硬件开销大,难以应用到实际的片上多核处理器系统中.以降低点到点内存竞争记录方式的硬件开销为出发点,为采用监听一致性协议的片上多核处理... 内存竞争记录是解决多核程序执行不确定性的关键技术,然而现有点到点的内存竞争记录机制带来的硬件开销大,难以应用到实际的片上多核处理器系统中.以降低点到点内存竞争记录方式的硬件开销为出发点,为采用监听一致性协议的片上多核处理器(chip multiprocessor,CMP)系统设计了基于并发记录策略的点到点内存竞争记录算法.该记录算法将两两线程间点到点的内存竞争关系扩展到所有线程,采用分布式记录方法为每个线程记录一个由内存竞争关系的一方构成的内存竞争日志;重演时采用简化的生产者消费者模型,确保了确定性重演的实现,有效降低了硬件消耗和带宽开销.在8核处理器系统中的仿真结果表明,该并发式点到点内存竞争记录算法为每个处理器核添加硬件资源约171B,每千条内存操作指令记录日志大小约2.3B,记录和重演阶段均添加不到1.5%的带宽开销. 展开更多
关键词 片上多核处理器 多核程序 确定性重演 内存竞争记录 内存冲突检测 监听一致性协议
在线阅读 下载PDF
基于数据预取的多核处理器末级缓存优化方法 被引量:4
7
作者 单书畅 胡瑜 李晓维 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2012年第9期1241-1248,共8页
末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之... 末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之间末级缓存缺失的关联关系,采用数据预取的方式,在处理器核出现读缺失之前为其末级缓存提供数据块.实验结果表明,对于4核和16核处理器系统,该方法可以分别降低末级缓存缺失率9.8%和18.4%,提高性能4.0%与12.4%. 展开更多
关键词 多核处理器 末级缓存 并行程序 数据预取
在线阅读 下载PDF
用于多核同步优化的cache一致性协议设计
8
作者 陈李维 张广飞 +2 位作者 汪文祥 王焕东 李玲 《高技术通讯》 CAS CSCD 北大核心 2013年第11期1110-1116,共7页
通过对多核同步过程中的访存行为进行分析,提出了一种识别同步类型的方法,并设计了一种实现同步优化的新的cache一致性协议。该协议增加了一个用于记录同步信息的cache状态,通过阻塞的方式可以让多个处理器核串行地完成同步操作,保证同... 通过对多核同步过程中的访存行为进行分析,提出了一种识别同步类型的方法,并设计了一种实现同步优化的新的cache一致性协议。该协议增加了一个用于记录同步信息的cache状态,通过阻塞的方式可以让多个处理器核串行地完成同步操作,保证同步操作中原子指令能够顺利执行成功,从而大大减少由多核同步冲突引发的访存请求数量,将多核同步过程中的访存行为优化到了几乎最好的情况。实验结果表明,通过同步优化,这个新的cache一致性协议能够使多核同步的性能提升到接近最理想的结果。实验表明,相比传统的cache一致性协议,实验中采用的几个标准多核性能测试程序优化后的同步性能提升了1倍,而并行程序整体运行时间降低25%。 展开更多
关键词 同步 栅障 CACHE一致性协议 片上多核处理器(cmps)
在线阅读 下载PDF
针对多媒体应用的多核处理器核间通信优化
9
作者 严婕 《计算机应用与软件》 CSCD 2010年第8期178-181,211,共5页
目前多核架构已成为处理器的主流设计并成为各种多媒体应用的主流处理平台,而核间通信的效率是影响多核处理器性能的重要因素之一。提出了一种针对多媒体应用程序的核间通信的优化方法。该方法利用此类应用程序数据读取的规律性,通过在... 目前多核架构已成为处理器的主流设计并成为各种多媒体应用的主流处理平台,而核间通信的效率是影响多核处理器性能的重要因素之一。提出了一种针对多媒体应用程序的核间通信的优化方法。该方法利用此类应用程序数据读取的规律性,通过在多核处理器上添加通信队列,实现只读数据的快速传递,从而提高多媒体应用程序的并行执行效率。实验表明使用通信队列对各种多媒体核心算法的性能都有普遍提高。同时,该方法具有良好的扩展性,当内核数目增加,通信队列所带来的好处也更加明显。 展开更多
关键词 多核处理器 多媒体应用程序 核间通信
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部