一种基于两步式SAR ADC架构的智能温度传感器

1

作者 曹亦栋 陈雷 +3 位作者 初飞 李建成 张健 李全利 《半导体技术》 北大核心 2025年第6期603-611,共9页

针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计... 针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计了温度监测模块进行量化比较。电路采用了两步式SAR ADC进行10 bit数字温度码的转换输出,两步式SAR ADC通过调节电阻阵列实现粗量化,调节比较器输入管阵列进行细量化。电路基于28 nm CMOS工艺设计,模块面积为0.049 mm^(2)。仿真结果表明,27℃、1.8 V电源电压下温度传感器的最大动态功耗为379μW,在10 MHz参考时钟下的输出响应时间为37.1μs。测试结果表明,芯片温度为62.8~124.5℃时温度传感器温度测量的误差为±1.5℃。 展开更多

关键词 高速接口芯片 温度传感器 横向pnp管 温度监测模块 两步式逐次逼近型模数转换器(SAR AdC)

在线阅读 下载PDF 职称材料

一种16位110 dB无杂散动态范围的低功耗SAR ADC

2

作者 邢向龙 王倩 +3 位作者 康成 彭姜灵 李清 俞军 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第2期185-193,共9页

该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注... 该文设计了一款16位、转换速率为625 kS/s的逐次逼近寄存器型模数转换器(SAR ADC)。改进的采样保持电路结构,优化了采样线性度和噪声性能。采用分段结构设计电容型数模转换器并使用混合方式的电容切换方案,减小面积和能耗。利用扰动注入技术提升ADC的线性度。比较器采用两级积分型预放大器减小噪声,利用输出失调存储技术及优化的电路设计减小了比较器失调电压和失调校准引入的噪声,优化并提升了比较器速度。芯片采用CMOS 0.18μm工艺设计和流片,ADC核心面积为1.15 mm^(2)。测试结果表明,在1 kHz正弦信号输入下,ADC差分输入峰峰值幅度达8.8 V,信纳比为85.9 dB,无杂散动态范围为110 dB,微分非线性为-0.27/+0.32 LSB,积分非线性为-0.58/+0.53 LSB,功耗为4.31 mW。 展开更多

关键词 模数转换器 数模转换器 低噪声比较器 失调校准 采样保持 逐次逼近寄存器

在线阅读 下载PDF 职称材料

一种R-C-R组合式12位逐次逼近A/D转换器 被引量：4

3

作者 佟星元 陈杉 +2 位作者 蔡乃琼 朱樟明 杨银堂 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2010年第5期904-910,共7页

采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90 nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的... 采用一种R-C-R组合式逐次逼近A/D转换方法,基于UMC 90 nm CMOS工艺设计了一种12位1兆赫兹采样频率的逐次逼近型A/D转换器.在电路设计上,通过复用两段式电阻梯结构,有效地降低了系统对电容阵列的匹配性要求.在版图设计方面,采用了特殊的电阻梯版图设计方法来减小连接电阻的失配影响,并采用金属叉指电容来提高工艺兼容性以减小工艺成本.在3.3 V模拟电源电压和1.0 V数字电源电压下,测得微分非线性为0.78最低有效位.当采样速率为1兆采样点每秒,输入信号频率为10 kHz时,测得的有效位数为10.3,包括输出驱动在内,功耗不足10 mW.整个转换器的有源面积小于0.31 mm2,符合嵌入式片上系统的应用要求. 展开更多

关键词 a/d转换器 逐次逼近 两段式电阻梯 金属叉指电容 低成本

在线阅读 下载PDF 职称材料

一种10位200kS/s 65nm CMOS SAR ADC IP核 被引量：9

4

作者 杨银堂 佟星元 +1 位作者 朱樟明 管旭光 《电子与信息学报》 EI CSCD 北大核心 2010年第12期2993-2998,共6页

该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Sig... 该文基于65nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200kS/s逐次逼近寄存器型(Successive Approximation Register,SAR)A/D转换器(Analog-to-Digital Converter,ADC)IP核。在D/A转换电路的设计上,采用"7MSB(Most-Significant-Bit)+3LSB(Least-Significant-Bit)"R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322μm×267μm。在2.5V模拟电压以及1.2V数字电压下,当采样频率为200kS/s,输入频率为1.03kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2dB和9.27,功耗仅为440μW,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。 展开更多

关键词 模数转换器(AdC) 逐次逼近寄存器(SAR) 触摸屏SoC CMOS 低功耗

在线阅读 下载PDF 职称材料

逐次逼近ADC无源器件的匹配性与高层次模型 被引量：3

5

作者 佟星元 杨银堂 +1 位作者 朱樟明 刘帘曦 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2011年第6期123-129,共7页

对逐次逼近A/D转换器的无源器件匹配性进行了研究.基于理论分析,明确了电荷再分配结构、电压等比例缩放结构以及混合结构等几种典型逐次逼近A/D转换器对无源器件网络匹配性的具体要求,并利用Matlab工具,通过建立逐次逼近A/D转换器无源... 对逐次逼近A/D转换器的无源器件匹配性进行了研究.基于理论分析,明确了电荷再分配结构、电压等比例缩放结构以及混合结构等几种典型逐次逼近A/D转换器对无源器件网络匹配性的具体要求,并利用Matlab工具,通过建立逐次逼近A/D转换器无源器件匹配性高层次模型对理论分析结果进行了验证.在此基础上提出了一种基于单位电容缩放的新型电荷再分配结构,在不提高无源器件匹配性要求的前提下,利用单位电容取代原有缩放电容并增加一定的时序控制,有效地解决了传统电容缩放结构中缩放电容工艺实现困难以及对寄生电容敏感的问题,适合片上系统的嵌入式应用. 展开更多

关键词 模数转换器 逐次逼近 无源器件 匹配性 高层次模型

在线阅读 下载PDF 职称材料

一种基于开关逻辑结构的低功耗SAR ADC的设计 被引量：3

6

作者 赵毅强 耿俊峰 +1 位作者 郑淑凤 高静 《天津大学学报》 EI CAS CSCD 北大核心 2010年第10期879-883,共5页

设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转... 设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转换速率为250 kHz,信噪比大于60 dB,功耗小于2 mW.流片后测试结果显示芯片达到设计指标要求,平均功耗为1.97 mW. 展开更多

关键词 低功耗 逐次逼近型模数转换器 开关逻辑

在线阅读 下载PDF 职称材料

一种性能指标可配置的SAR ADC的设计与实现 被引量：5

7

作者 居水荣 谢亚伟 +1 位作者 王津飞 朱樟明 《半导体技术》 CAS 北大核心 2019年第5期335-341,348,共8页

提出了一种分辨率、电源电压等性能指标可配置的逐次逼近寄存器型(SAR)模数转换器(ADC)的设计思想和实现方式。分析了SAR ADC的采样速率、精度、功耗和能量效率等主要性能指标之间的关系,提出了性能参数可配置SAR ADC的设计构想。介绍... 提出了一种分辨率、电源电压等性能指标可配置的逐次逼近寄存器型(SAR)模数转换器(ADC)的设计思想和实现方式。分析了SAR ADC的采样速率、精度、功耗和能量效率等主要性能指标之间的关系,提出了性能参数可配置SAR ADC的设计构想。介绍了性能指标可配置SAR ADC的实现方式,包括分辨率的配置、采样速率的可变以及电源电压的可调等。基于0.18μm CMOS工艺完成了ADC的版图设计、工艺加工和性能参数测试,ADC核心部分芯片面积仅为360μm×550μm。测试结果表明,SAR ADC的分辨率为6～10 bit、电源电压为0.5～0.9 V,在10 bit模式以及0.5 V电源电压下,该SAR ADC信噪失真比(SNDR)和无杂散动态范围(SFDR)分别可达到56.36 dB和67.96 dB,采样速率可达到2 MS/s,能量效率优值(FOM)为20.6 fJ/conversion-step。 展开更多

关键词 模数转换器(AdC) 逐次逼近寄存器(SAR) 低功耗 分辨率可配置 电源电压可变

在线阅读 下载PDF 职称材料

一种基于分段电容的低功耗SARADC设计 被引量：1

8

作者 安胜彪 张琳 +2 位作者 王保柱 王书海 杨瑞霞 《天津大学学报（自然科学与工程技术版）》 EI CSCD 北大核心 2017年第8期850-855,共6页

针对当前物联网技术对功耗的严格要求,设计了一种基于分段电容的低功耗SAR ADC电路.电路通过使用分离电容阵列来降低整个CDAC所需要的单位电容数和ADC的功耗.同时采用了分离电容校正技术来降低整体CDAC的非线性和失调校正技术来降低比... 针对当前物联网技术对功耗的严格要求,设计了一种基于分段电容的低功耗SAR ADC电路.电路通过使用分离电容阵列来降低整个CDAC所需要的单位电容数和ADC的功耗.同时采用了分离电容校正技术来降低整体CDAC的非线性和失调校正技术来降低比较器电路的失调.在0.18,mm CMOS工艺下完成了一款10-bit 10-Msample/s的电路原型设计及相应的版图设计和验证工作,带有PAD的芯片整体面积为1,2mm.芯片后仿真结果表明:该转换器在校正情况下,4.89,MHz输入信号频率下信号噪声谐波比(SFDR)为61.43,dB,比不校正提高了54%,;有效位数达到9.90,bit,比不校正提高了3.7,bit;在1.8,V电源电压下功耗仅为255.61,mW. 展开更多

关键词 逐次逼近型模数转换器 低功耗 失配校正 失调校正

在线阅读 下载PDF 职称材料

逐次逼近式A/D转换器分解式原理验证实验设计 被引量：1

9

作者 姚敏 徐君 赵敏 《电子测量技术》 2019年第24期116-119,共4页

针对逐次逼近式A/D转换器转换速度快,用集成芯片难以设计原理验证实验的问题,利用分立元件结合逐次逼近式A/D转换器的转换原理,设计并实现了展现该转换器转换过程的原理验证实验。实验电路设计中将逐次逼近式A/D转换器的内部组成部分:D/... 针对逐次逼近式A/D转换器转换速度快,用集成芯片难以设计原理验证实验的问题,利用分立元件结合逐次逼近式A/D转换器的转换原理,设计并实现了展现该转换器转换过程的原理验证实验。实验电路设计中将逐次逼近式A/D转换器的内部组成部分:D/A转换器、去/留码逻辑电路、环形计数器等电路分别用分立元件搭建并实现。利用按键实现了对该转换器实验的每一个转换节拍的控制,将每一个实验转换码的加码、试码、比较、判断等过程逐一显示。设计的实验增加了学生的参与感,使得学生通过对转换过程的分解操作、观察和测量加深了对逐次逼近式A/D转换器转换原理的理解,达到了很好的实验效果。 展开更多

关键词 逐次逼近式a/d转换器 原理验证 数据采集

在线阅读 下载PDF 职称材料

R-C型逐次逼近ADC D/A转换网络功耗模型与仿真 被引量：2

10

作者 佟星元 张洋 《系统仿真学报》 CAS CSCD 北大核心 2016年第4期946-950,共5页

逐次逼近(SAR:Successive Approximation Register)ADC广泛应用于低功耗电路系统,为指导低功耗SAR ADC的设计优化,对其D/A转换网络的功耗进行了建模研究。重点针对适用于中高精度应用的R-C组合型D/A转换网络,基于Matlab工具建立了电容... 逐次逼近(SAR:Successive Approximation Register)ADC广泛应用于低功耗电路系统,为指导低功耗SAR ADC的设计优化,对其D/A转换网络的功耗进行了建模研究。重点针对适用于中高精度应用的R-C组合型D/A转换网络,基于Matlab工具建立了电容阵列的能耗模型,并结合65 nm CMOS工艺,同时考虑电阻梯的静态功耗以及电容阵列的动态功耗,获得了SAR ADC R-C组合型D/A转换网络的功耗模型,在此基础上,以12-bit SAR ADC为设计实例,在考虑无源器件匹配性的前提下,分别针对"5+7"、"6+6"以及"7+5"三种典型的R-C组合结构进行了功耗仿真和比较,研究结果对低功耗SAR ADC的设计和优化具有重要指导意义。 展开更多

关键词 逐次逼近AdC d/A转换网络 能耗模型 低功耗

在线阅读 下载PDF 职称材料

8通道10b的R-C混合式SAR ADC的设计 被引量：2

11

作者 裴晓敏 《现代电子技术》 2008年第9期83-86,共4页

实现一个8通道10 b转换精度的逐次逼近式(SAR)模拟-数字转换器。在DAC的设计上采用新的电阻电容混合式的DAC的结构,和传统的C-R式结构相比具有更小的面积。同时对比较器的设计进行了优化,采用一个三级级联的准差分结构,并设计在传统的... 实现一个8通道10 b转换精度的逐次逼近式(SAR)模拟-数字转换器。在DAC的设计上采用新的电阻电容混合式的DAC的结构,和传统的C-R式结构相比具有更小的面积。同时对比较器的设计进行了优化,采用一个三级级联的准差分结构,并设计在传统的前置预放和锁存器级联的理论基础上,引入了交叉耦合负载,复位、钳位技术,获得了高精度和较低的功耗。设计经HSPICE仿真结果证明有效,并采用0.13μm CMOS工艺,分别采用2.5 V的模拟电源电压和1.2 V的数字电源电压供电,实现10位的精度。芯片面积为480μm*380μm,FF case下功耗为0.54 mW。实现了超低功耗的ADC的设计。 展开更多

关键词 模数转挟器 逐次逼近 准差分 比较器 IP核

在线阅读 下载PDF 职称材料

用于单片集成真空传感器的SAR型ADC设计

12

作者 李金凤 唐祯安 汪家奇 《大连理工大学学报》 EI CAS CSCD 北大核心 2009年第6期958-963,共6页

设计了一款适用于单芯片集成真空传感器的10位SAR型A/D转换器.轨至轨比较器通过并联两个互补的子比较器实现.信号采样时,比较器进行失调消除,提高电路的转换精度.电路采用0.5μm2P3M标准CMOS工艺制作.系统时钟频率为20MHz,输入电压范围... 设计了一款适用于单芯片集成真空传感器的10位SAR型A/D转换器.轨至轨比较器通过并联两个互补的子比较器实现.信号采样时,比较器进行失调消除,提高电路的转换精度.电路采用0.5μm2P3M标准CMOS工艺制作.系统时钟频率为20MHz,输入电压范围为0～3V.在1.25MS/s采样率和4.6kHz信号输入频率下,电路的信噪比为56.4dB,无杂散动态范围为69.2dB.芯片面积为2mm2.3V电源电压供电时,功耗为3.1mW.其性能已达到高线性度和低功耗的设计要求. 展开更多

关键词 逐次逼近 a/d转换器 低功耗 CMOS 单片集成真空传感器

在线阅读 下载PDF 职称材料

∑-△模数转换器AD7710工作原理和接口

13

作者 张培仁 王洪波 黄竣 《电子测量技术》 1999年第3期1-3,共3页

文中对四种最为常用的模数转换(A/D)技术加以比较,重点介绍了∑-△技术的工作原理。同时介绍了串行输入输出的24位ADC芯片AD7710的基本特点,最后给出它与8051单片机的接口示意图。

关键词 模数转换器 积分型 AdC Ad7710 芯片 接口

在线阅读 下载PDF 职称材料

一种基于电压窗口技术的超低功耗SAR ADC 被引量：4

14

作者 汪正锋 宁宁 +4 位作者 吴霜毅 杜翎 蒋旻 闫小艳 王伟 《电子学报》 EI CAS CSCD 北大核心 2016年第1期211-215,共5页

本文提出了一种应用于生物医学的超低功耗逐次逼近型模数转换器(SAR ADC).针对SAR ADC主要模块进行超低功耗设计.数模转换(DAC)电路采用vcm-based以及分段电容阵列结构来减小其总电容,从而降低了DAC功耗.同时提出了电压窗口的方法在不... 本文提出了一种应用于生物医学的超低功耗逐次逼近型模数转换器(SAR ADC).针对SAR ADC主要模块进行超低功耗设计.数模转换(DAC)电路采用vcm-based以及分段电容阵列结构来减小其总电容,从而降低了DAC功耗.同时提出了电压窗口的方法在不降低比较器精度的情况下减小其功耗.此外,采用堆栈以及多阈值晶体管结构来减小低频下的漏电流.在55nm工艺下进行设计和仿真,在0.6V电源电压以及10k S/s的采样频率下,ADC的信噪失真比(SNDR)为73.3d B,总功耗为432n W,品质因数(FOM)为11.4f J/Conv. 展开更多

关键词 模数转换器(AdC) 逐次逼近寄存器(SAR) 电压窗口 超低功耗

在线阅读 下载PDF 职称材料

高精度SARADC非理想因素分析及校准方法 被引量：4

15

作者 曹超 马瑞 +2 位作者 朱樟明 梁宇华 叶谦 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第6期61-65,87,共6页

对高精度逐次逼近型模数转换器的非理想因素进行理论推导和建模分析,表明模数转换器精度主要受电容失配和低位电容阵列及耦合电容的寄生电容影响,而高位寄生电容的影响可以忽略.建立了16位逐次逼近型模数转换器的高层次模型,验证了理论... 对高精度逐次逼近型模数转换器的非理想因素进行理论推导和建模分析,表明模数转换器精度主要受电容失配和低位电容阵列及耦合电容的寄生电容影响,而高位寄生电容的影响可以忽略.建立了16位逐次逼近型模数转换器的高层次模型,验证了理论分析,并通过一种全数字的后台校准技术来减小电容失配和寄生电容的影响.仿真结果表明,校准后的有效位数在15位以上的概率超过90%. 展开更多

关键词 高精度模数转换器 逐次逼近型模数转换器 电容失配 数字校准 高层次建模

在线阅读 下载PDF 职称材料

基于GND采样技术的逐次逼近型模数转换器设计 被引量：3

16

作者 叶茂 楚银英 赵毅强 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2023年第2期129-137,共9页

针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了... 针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求,设计了一款低功耗逐次逼近型(SAR)模数转换器(ADC).电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗,并使用了分段电容阵列,在进一步降低切换功耗的同时,还缩减了整体电路的面积开销.此外,电路还设计了两级预放大器来降低动态比较器的噪声和失调,采用动态元件匹配技术(DEM)来提高ADC的线性度.在0.18μm 1P6M CMOS工艺下实现了该ADC的电路设计和版图绘制,芯片内核面积约630μm×575μm,在1.8 V的电源电压下功耗为25.7μW.流片测试结果显示:SAR ADC在250 kHz的采样率下以11 bit输出时,信噪失真比SNDR为65.0 dB,有效位数ENOB为10.51 bit. 展开更多

关键词 逐次逼近型模数转换器 GNd采样 动态元件匹配

在线阅读 下载PDF 职称材料

一种基于C8051F020的分辨率可配置的AD转换器 被引量：4

17

作者 王雅威 国栋 吕常智 《机床与液压》 北大核心 2019年第17期125-128,共4页

给出了一种基于C8051F020单片机的分辨率可配置的AD转换器的设计,其主要特点是:充分利用了C8051F020单片机的内部资源,仅需外置少量元器件,运用逐次逼近法,即可将单片机内部的低位AD转换器和DA转换器实现高于12位的AD转换,分辨率的设置... 给出了一种基于C8051F020单片机的分辨率可配置的AD转换器的设计,其主要特点是:充分利用了C8051F020单片机的内部资源,仅需外置少量元器件,运用逐次逼近法,即可将单片机内部的低位AD转换器和DA转换器实现高于12位的AD转换,分辨率的设置灵活、方便,且电路构成简单、易于实现,转换速率高。 展开更多

关键词 Ad转换器 dA转换器 分辨率 逐次逼近法 单片机

在线阅读 下载PDF 职称材料

工艺-电压-温度综合稳健的亚1 V 10位SAR ADC 被引量：1

18

作者 张畅 佟星元 《电子学报》 EI CAS CSCD 北大核心 2023年第8期2050-2057,共8页

采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字... 采用0.11-μm CMOS工艺设计了一款10位亚1 V工艺-电压-温度(Process-Voltage-Temperature,PVT)综合稳健的逐次逼近寄存器型(Successive-Approximation-Register,SAR)模数转换器(Analog-to-Digital Converter,ADC)IP核.由于SAR ADC数字化程度较高,为了降低整体功耗,采用小于标准电压的亚1 V供电.然而,对于异步SAR ADC,在低压下面临严峻的PVT不稳健问题,传统采用固定延迟电路的方式无法应对所有的PVT偏差,会导致ADC良率下降.提出一种用于异步SAR ADC的可配置延迟调控技术,采用3输入译码器调节延迟电路的电流,以满足ADC在多种PVT组合下所需的延时,在TT,SS,FF,SF,FS这5种工艺角,0.9~1 V供电范围和-40~85℃的温度范围下,均取得了良好的动态特性.在0.95 V供电,采样速率为200 kS/s时,总功耗为2.24μW,FoM值仅为16.46 fJ/Conv.-step. 展开更多

关键词 模数转换器(AdC) 逐次逼近寄存器(SAR) 工艺-电压-温度(PVT) 低压 低功耗

在线阅读 下载PDF 职称材料

高精度SAR ADC电容阵列设计及校准算法

19

作者 金鹏展 丁晟 +2 位作者 黄玮 朱樟明 居水荣 《半导体技术》 CAS 北大核心 2023年第11期1020-1029,共10页

在高精度逐次逼近寄存器模数转换器(SAR ADC)中,电容阵列是SAR ADC的核心之一。电容阵列中的电容失配问题是导致转换精度降低的一个重要原因。为了尽可能改善这一问题,设计了一种6+6+6分段电容阵列,并且基于这种阵列设计了权重迭代算法... 在高精度逐次逼近寄存器模数转换器(SAR ADC)中,电容阵列是SAR ADC的核心之一。电容阵列中的电容失配问题是导致转换精度降低的一个重要原因。为了尽可能改善这一问题,设计了一种6+6+6分段电容阵列,并且基于这种阵列设计了权重迭代算法的前台数字校准。该方法不需要额外的电容阵列,利用自身的电容阵列与比较器量化出电容失配,计算出每一位输出码的权重校准系数,用来对正常量化出的输出码进行编码,实现校准功能。仿真结果表明,引入电容失配的18 bit SAR ADC经过该算法校准后,信噪比(SNR)从77.6 dB提升到107.6 dB,无杂散动态范围(SFDR)从89.8 dB提升到125.6 dB,有效位数(ENOB)从12.54 bit提升到17.54 bit。在SMIC 0.18μm工艺下,该校准算法对高精度SAR ADC的动态性能具有较大提升。 展开更多

关键词 逐次逼近寄存器模数转换器(SAR AdC) 电容失配 电容阵列 校准 有效位数(ENOB) 信噪比(SNR)

在线阅读 下载PDF 职称材料

应用于微测辐射热计的12位SAR ADC的设计 被引量：1

20

作者 黄伟奇 唐祯安 《仪表技术与传感器》 CSCD 北大核心 2020年第3期31-37,共7页

针对红外探测微测辐射热计的应用,设计了一种12位全差分高速低功耗逐次逼近型模数转换器(SAR ADC)。该设计采用了新型的电荷重分配型数模转换器(DAC),通过对高位码字(MSB)段与低位码字(LSB)段采用两种不同参考电压的方案,使电路在保证... 针对红外探测微测辐射热计的应用,设计了一种12位全差分高速低功耗逐次逼近型模数转换器(SAR ADC)。该设计采用了新型的电荷重分配型数模转换器(DAC),通过对高位码字(MSB)段与低位码字(LSB)段采用两种不同参考电压的方案,使电路在保证性能的同时降低功耗与面积。电路基于CSMC 0.18μm CMOS工艺,对模数转换器整体进行仿真,当采样频率为5 MSPS,输入频率为195.3 kHz的正弦波信号时,输出信号的无杂散波动态范围(SFDR)为74.1 dB,有效位数为10.66 bit,功耗为200μW,品质因数为24 fJ/conversion-step。 展开更多

关键词 逐次逼近 模数转换 低功耗 新型电容阵列 微测辐射热计

在线阅读 下载PDF 职称材料