期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
抗板级物理攻击的持久存储方法研究 被引量:2
1
作者 李闽 张倩颖 +2 位作者 王国辉 施智平 关永 《计算机工程》 CAS CSCD 北大核心 2022年第2期132-139,共8页
为保护文件系统的安全性,提出一种抗板级物理攻击的持久存储方法。利用ARM TrustZone技术构建持久存储架构,实现内存保护机制和持久存储保护服务,提高文件系统的物理安全性。基于片上内存(OCM)在可信执行环境(TEE)中的内核层建立内存保... 为保护文件系统的安全性,提出一种抗板级物理攻击的持久存储方法。利用ARM TrustZone技术构建持久存储架构,实现内存保护机制和持久存储保护服务,提高文件系统的物理安全性。基于片上内存(OCM)在可信执行环境(TEE)中的内核层建立内存保护机制,保证TEE的可信应用能够抵抗板级物理攻击。基于TEE的内存保护机制实现保护文件系统中敏感数据的持久存储保护服务,确保文件系统的机密性和完整性。在物理开发板上实现持久存储架构的原型系统,使用基准测试工具对原型系统进行性能评估,并分析性能损耗的原因。测试结果表明,内存保护机制在保护TEE系统物理安全性时引入的时间开销会随着OCM的增大而减小,持久存储保护服务在保护数据量较小的敏感数据时产生的时间开销在用户可接受范围内。 展开更多
关键词 ARM TrustZone技术 可信执行环境 板级物理攻击 片上内存 持久存储保护
在线阅读 下载PDF
基于FPGA的可配置神经网络硬件设计 被引量:3
2
作者 訾晶 张旭欣 +1 位作者 王钰 金婕 《传感器与微系统》 CSCD 2020年第12期92-95,共4页
利用现场可编程门阵列(FPGA)器件可配置的优势,在FPGA上实现卷积神经网络,将训练后的网络参数按层、分块存放在FPGA的片上内存中,针对每层网络配置独立的计算阵列。利用高层次综合工具以及C++作为设计语言,调整优化硬件结构的设计,最后... 利用现场可编程门阵列(FPGA)器件可配置的优势,在FPGA上实现卷积神经网络,将训练后的网络参数按层、分块存放在FPGA的片上内存中,针对每层网络配置独立的计算阵列。利用高层次综合工具以及C++作为设计语言,调整优化硬件结构的设计,最后以CIFAR10数据集验证新结构的设计,将原有结构的图像分类效率提高了31%,同时降低了硬件资源占用。 展开更多
关键词 现场可编程门阵列 卷积神经网络 计算阵列 片上内存 高层次综合
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部