期刊文献+
共找到1,193篇文章
< 1 2 60 >
每页显示 20 50 100
多核处理器共享Cache的划分算法
1
作者 吕海玉 罗广 +1 位作者 朱嘉炜 张凤登 《电子科技》 2024年第9期27-33,共7页
针对多核处理器性能优化问题,文中深入研究多核处理器上共享Cache的管理策略,提出了基于缓存时间公平性与吞吐率的共享Cache划分算法MT-FTP(Memory Time based Fair and Throughput Partitioning)。以公平性和吞吐率两个评价性指标建立... 针对多核处理器性能优化问题,文中深入研究多核处理器上共享Cache的管理策略,提出了基于缓存时间公平性与吞吐率的共享Cache划分算法MT-FTP(Memory Time based Fair and Throughput Partitioning)。以公平性和吞吐率两个评价性指标建立数学模型,并分析了算法的划分流程。仿真实验结果表明,MT-FTP算法在系统吞吐率方面表现较好,其平均IPC(Instructions Per Cycles)值比UCP(Use Case Point)算法高1.3%,比LRU(Least Recently Used)算法高11.6%。MT-FTP算法对应的系统平均公平性比LRU算法的系统平均公平性高17%,比UCP算法的平均公平性高16.5%。该算法实现了共享Cache划分公平性并兼顾了系统的吞吐率。 展开更多
关键词 片上多核处理器 内存墙 划分 公平性 吞吐率 共享cache 缓存时间 集成计算机
在线阅读 下载PDF
R-DSP中二级Cache控制器的优化设计
2
作者 谭露露 谭勋琼 白创 《电子与封装》 2024年第7期63-68,共6页
针对二级Cache控制器(L2)对于提升R数字信号处理器(R-DSP)访存效率和整体性能的重要作用,结合L2中涉及的内存安全维护和多请求访存仲裁问题,在现有R-DSP中L2基础上实现优化。首先,采用多重分块的存储组织结构,提高访存效率;其次,并行处... 针对二级Cache控制器(L2)对于提升R数字信号处理器(R-DSP)访存效率和整体性能的重要作用,结合L2中涉及的内存安全维护和多请求访存仲裁问题,在现有R-DSP中L2基础上实现优化。首先,采用多重分块的存储组织结构,提高访存效率;其次,并行处理一级Cache控制器请求与外存请求,减小请求处理周期;最后,增加带宽管理与存储保护功能,合理仲裁访存请求并维护存储安全。实验结果表明,相较于传统设计,新设计在保护二级存储安全的同时实现带宽管理式访存仲裁。与现有R-DSP中的L2相比,新设计的存储体单拍最大可响应访存请求数量提升了1倍,一级请求和外存请求的平均处理时钟周期数分别降低了25%和19.6%。 展开更多
关键词 DSP 二级cache 存储结构 并行处理 存储保护 带宽管理
在线阅读 下载PDF
一种带Cache加速的HyperRAM控制器设计与验证
3
作者 邹敏 鲁澳宇 +1 位作者 邹望辉 喻华 《现代电子技术》 北大核心 2024年第6期91-96,共6页
针对目前可穿戴设备上对存储设备性能要求高、体积小、功耗低等问题,在FPGA上实现了一款可拓展的高性能HyperRAM控制器,并引入Cache缓存加速设计,以提高对频繁访问数据的命中率和优化存储器访问模式,实现更高速的数据传输和优化的系统... 针对目前可穿戴设备上对存储设备性能要求高、体积小、功耗低等问题,在FPGA上实现了一款可拓展的高性能HyperRAM控制器,并引入Cache缓存加速设计,以提高对频繁访问数据的命中率和优化存储器访问模式,实现更高速的数据传输和优化的系统性能。运用UVM验证方法学和FPGA进行验证,结果表明,带有Cache缓存的HyperRAM控制器相较于普通HyperRAM,在读写连续地址时性能提高61%,并具有较好的可靠性与有效性,可为嵌入式系统提供高效、灵活的存储器解决方案。 展开更多
关键词 HyperRAM控制器 cache缓存 可穿戴设备 存储器 UVM验证方法学 FPGA
在线阅读 下载PDF
Cache侧信道攻击防御量化研究
4
作者 王占鹏 朱子元 王立敏 《信息安全学报》 CSCD 2024年第4期107-124,共18页
芯片安全防护技术关系到国家、企业和个人的信息安全,相关的研究一直是计算机安全领域的热点。片上高速缓存对芯片性能起着重要作用,可以有效提升芯片内核访问效率。传统的缓存设计并没有充分考虑安全性,侧信道攻击会对Cache造成巨大威... 芯片安全防护技术关系到国家、企业和个人的信息安全,相关的研究一直是计算机安全领域的热点。片上高速缓存对芯片性能起着重要作用,可以有效提升芯片内核访问效率。传统的缓存设计并没有充分考虑安全性,侧信道攻击会对Cache造成巨大威胁,可以窃取加密密钥等内存存储敏感信息。攻击者利用侧信道的技术窃取用户的隐私数据或加密算法密钥时不会改变片上系统芯片的运行状态,从而使计算机系统很难检测是否受到了攻击。与基于电磁信号和基于能量检测的侧信道攻击相比,基于存储共享的侧信道攻击只需要利用软件测量就可以实现,对芯片安全的威胁更大。目前存在多种侧信道攻击和防御手段,但缺乏一套完善的关于系统架构的安全度量方法,对Cache的安全性进行有效评估。本文对Cache侧信道攻击和防御手段进行模型化分析,提出一套Cache安全性量化研究方法。首先,我们采用CVSS漏洞评分模型对Cache侧信道攻击进行量化评分。然后,利用贝叶斯公式,构建侧信道攻击和防御的关系模型。最后,通过图模型对Cache侧信道攻击机理进行建模,计算在防御架构基础上不同威胁的攻击成功率,并结合CVSS防御得分求得不同防御方法的得分。本文针对Cache侧信道攻击进行机理建模,对攻击和防御进行评估和探索,为硬件安全人员提供理论支持。 展开更多
关键词 cache侧信道 CVSS 贝叶斯模型 安全量化 安全架构
在线阅读 下载PDF
基于Cache优化的服务调用方法
5
作者 杨国胜 杨毅 +1 位作者 王海 段锴 《数字技术与应用》 2024年第4期60-63,共4页
集中式服务网关通常使用共享内存进行服务实例与治理参数的本地化生产与消费,实现业务处理与服务发现逻辑的解耦,增强系统的稳定性,但频繁的共享内存操作往往带来系统资源利用率和请求处理耗时上的低效。通过引入缓存机制,在服务网关的... 集中式服务网关通常使用共享内存进行服务实例与治理参数的本地化生产与消费,实现业务处理与服务发现逻辑的解耦,增强系统的稳定性,但频繁的共享内存操作往往带来系统资源利用率和请求处理耗时上的低效。通过引入缓存机制,在服务网关的路由组件内部实现并利用针对服务调用优化的Cache,热点数据请求直接从Cache中读取结构化信息,避免了共享内存操作与存储块的编解码,有效地利用缓存空间,提高了数据访问速度,同时减少了共享内存操作中的资源竞争,提高了系统并发。 展开更多
关键词 共享内存 服务网关 缓存机制 服务实例 cache 结构化信息 热点数据 缓存空间
在线阅读 下载PDF
EBCache:A Novel Cache-Based Mechanism for Mitigating the Spectre Attacks for RISC-V Processor
6
作者 Wu Dehua Xiao Wan’ang Gao Wanlin 《China Communications》 SCIE CSCD 2024年第12期166-185,共20页
The cache-based covert channel is one of the common vulnerabilities exploited in the Spectre attacks.Current mitigation strategies focus on blocking the eviction-based channel by using a random/encrypted mapping funct... The cache-based covert channel is one of the common vulnerabilities exploited in the Spectre attacks.Current mitigation strategies focus on blocking the eviction-based channel by using a random/encrypted mapping function to translate memory address to the cache address,while the updated-based channel is still vulnerable.In addition,some mitigation strategies are also costly as it needs software and hardware modifications.In this paper,our objective is to devise low-cost,comprehensive-protection techniques for mitigating the Spectre attacks.We proposed a novel cache structure,named EBCache,which focuses on the RISC-V processor and applies the address encryption and blacklist to resist the Spectre attacks.The addresses encryption mechanism increases the difficulty of pruning a minimal eviction set.The blacklist mechanism makes the updated cache lines loaded by the malicious updates invisible.Our experiments demonstrated that the EBCache can prevent malicious modifications.The EBCache,however,reduces the processor’s performance by about 23%but involves only a low-cost modification in the hardware. 展开更多
关键词 cache structure out-of-order execution side-channel attacks the Spectre attacks
在线阅读 下载PDF
Efficient cache replacement framework based on access hotness for spacecraft processors
7
作者 GAO Xin NIAN Jiawei +1 位作者 LIU Hongjin YANG Mengfei 《中国空间科学技术(中英文)》 CSCD 北大核心 2024年第2期74-88,共15页
A notable portion of cachelines in real-world workloads exhibits inner non-uniform access behaviors.However,modern cache management rarely considers this fine-grained feature,which impacts the effective cache capacity... A notable portion of cachelines in real-world workloads exhibits inner non-uniform access behaviors.However,modern cache management rarely considers this fine-grained feature,which impacts the effective cache capacity of contemporary high-performance spacecraft processors.To harness these non-uniform access behaviors,an efficient cache replacement framework featuring an auxiliary cache specifically designed to retain evicted hot data was proposed.This framework reconstructs the cache replacement policy,facilitating data migration between the main cache and the auxiliary cache.Unlike traditional cacheline-granularity policies,the approach excels at identifying and evicting infrequently used data,thereby optimizing cache utilization.The evaluation shows impressive performance improvement,especially on workloads with irregular access patterns.Benefiting from fine granularity,the proposal achieves superior storage efficiency compared with commonly used cache management schemes,providing a potential optimization opportunity for modern resource-constrained processors,such as spacecraft processors.Furthermore,the framework complements existing modern cache replacement policies and can be seamlessly integrated with minimal modifications,enhancing their overall efficacy. 展开更多
关键词 spacecraft processors cache management replacement policy storage efficiency memory hierarchy MICROARCHITECTURE
在线阅读 下载PDF
针对SMS4密码算法的Cache计时攻击 被引量:12
8
作者 赵新杰 王韬 郑媛媛 《通信学报》 EI CSCD 北大核心 2010年第6期89-98,共10页
分别提出并讨论了针对SMS4加密前4轮和最后4轮的访问驱动Cache计时分析方法,设计间谍进程在不干扰SMS4加密前提下采集加密前4轮和最后4轮查表不可能访问Cache组集合信息并转化为索引值,然后结合明文或密文对密钥的不可能值进行排除分析... 分别提出并讨论了针对SMS4加密前4轮和最后4轮的访问驱动Cache计时分析方法,设计间谍进程在不干扰SMS4加密前提下采集加密前4轮和最后4轮查表不可能访问Cache组集合信息并转化为索引值,然后结合明文或密文对密钥的不可能值进行排除分析,最终恢复SMS4初始密钥。实验结果表明多进程共享Cache存储器空间方式和SMS4查找表结构决定其易遭受Cache计时攻击威胁,前4轮和最后4轮攻击均在80个样本左右恢复128bit SMS4完整密钥,应采取一定的措施防御该类攻击。 展开更多
关键词 SMS4 访问驱动 cache计时攻击 cache 查表索引
在线阅读 下载PDF
针对AES和CLEFIA的改进Cache踪迹驱动攻击 被引量:10
9
作者 赵新杰 郭世泽 +1 位作者 王韬 刘会英 《通信学报》 EI CSCD 北大核心 2011年第8期101-110,共10页
通过分析"Cache失效"踪迹信息和S盒在Cache中不对齐分布特性,提出了一种改进的AES和CLEFIA踪迹驱动攻击方法。现有攻击大都假定S盒在Cache中对齐分布,针对AES和CLEFIA的第1轮踪迹驱动攻击均不能在有限搜索复杂度内获取第1轮... 通过分析"Cache失效"踪迹信息和S盒在Cache中不对齐分布特性,提出了一种改进的AES和CLEFIA踪迹驱动攻击方法。现有攻击大都假定S盒在Cache中对齐分布,针对AES和CLEFIA的第1轮踪迹驱动攻击均不能在有限搜索复杂度内获取第1轮扩展密钥。研究表明,在大多数情况下,S盒在Cache中的分布是不对齐的,通过采集加密中的"Cache失效"踪迹信息,200和50个样本分别经AES第1轮和最后1轮分析可将128bit AES主密钥搜索空间降低到216和1,80个样本经CLEFIA第1轮分析可将128bit CLEFIA第1轮扩展密钥搜索空间降低到216,220个样本经前3轮分析可将128bit CLEFIA主密钥搜索空间降低到216,耗时不超过1s。 展开更多
关键词 AES CLEFIA 踪迹驱动 cache攻击 查表索引
在线阅读 下载PDF
LRU-Assist:一种高效的Cache漏流功耗控制算法 被引量:6
10
作者 张承义 张民选 +1 位作者 邢座程 王永文 《电子学报》 EI CAS CSCD 北大核心 2006年第9期1626-1630,共5页
随着集成电路制造工艺进入超深亚微米阶段,漏电流功耗在微处理器总功耗中所占的比例越来越大,在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化漏流功耗成为业界研究的热点.Cache在微处理器中面积最大,是进行漏流控制的... 随着集成电路制造工艺进入超深亚微米阶段,漏电流功耗在微处理器总功耗中所占的比例越来越大,在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化漏流功耗成为业界研究的热点.Cache在微处理器中面积最大,是进行漏流控制的首要部件.LRU是组相联Cache最常用的替换算法,而研究发现,访存操作命中LRU后半区的概率很低.LRU-Assist算法以Drowsy Cache、Cache Decay等控制策略为基础,在保证处理器性能不受影响的前提下,利用既有的LRU信息把Cache的关闭率平均提高了15%,大大降低了漏电流功耗. 展开更多
关键词 微处理器 cache功耗 漏电流 LRU-assist
在线阅读 下载PDF
Cache在旁路攻击中的理论应用及其仿真实现 被引量:5
11
作者 邓高明 张鹏 +1 位作者 陈开颜 赵强 《微电子学与计算机》 CSCD 北大核心 2007年第5期76-79,共4页
提出了一种新的利用Cache在访问数组时表现出来的“命中”和“未命中”的特性进行密码旁路分析的技术。在介绍Cache的结构的基础上,给出了一个Cache的结构模型,并阐述了利用Cache进行攻击的基础理论。最后结合DES加密算法的数学特性给... 提出了一种新的利用Cache在访问数组时表现出来的“命中”和“未命中”的特性进行密码旁路分析的技术。在介绍Cache的结构的基础上,给出了一个Cache的结构模型,并阐述了利用Cache进行攻击的基础理论。最后结合DES加密算法的数学特性给出了一个针对DES加密算法进行Cache分析攻击的仿真实现的例子,说明了Cache是如何在密码旁路分析中得到应用的,并提出了防御这种攻击的几种方法。 展开更多
关键词 cache 旁路分析 DES 仿真
在线阅读 下载PDF
基于Cache优化的大点数FFT在TS201上的实现 被引量:8
12
作者 马潇 高立宁 +1 位作者 刘腾飞 金烨 《电子与信息学报》 EI CSCD 北大核心 2013年第7期1774-1778,共5页
该文针对现有大点数快速傅里叶变换(FFT)在TS201处理器上的实现没有充分考虑Cache丢失对执行效率影响的问题,提出了改进型Winograd算法的实现方法。该改进型方法通过优化行列读取方法,最大程度利用Cache的读写特点,避免了三次显性转置;... 该文针对现有大点数快速傅里叶变换(FFT)在TS201处理器上的实现没有充分考虑Cache丢失对执行效率影响的问题,提出了改进型Winograd算法的实现方法。该改进型方法通过优化行列读取方法,最大程度利用Cache的读写特点,避免了三次显性转置;并通过重构蝶形运算,隐藏了乘铰链因子。实例测试与现有处理方法对比结果表明,Cache优化的大点数FFT执行速度有了明显提高,可用于雷达处理系统中的脉冲压缩的快速实现。 展开更多
关键词 雷达信号处理 脉冲压缩 TS201 cache Winograd算法 大点数FFT
在线阅读 下载PDF
面向访问模式的多核末级Cache优化方法 被引量:2
13
作者 刘胜 陈海燕 +1 位作者 葛磊磊 刘仲 《国防科技大学学报》 EI CAS CSCD 北大核心 2015年第2期79-85,共7页
多核处理器架构已经成为当前处理器的主流趋势,应用程序中访问模式的多样性给多核处理器的末级Cache带来了许多挑战。提出了访问模式的多核末级Cache优化方法,它包含"可配置的共享私有Cache划分"、"可配置的旁路Cache策... 多核处理器架构已经成为当前处理器的主流趋势,应用程序中访问模式的多样性给多核处理器的末级Cache带来了许多挑战。提出了访问模式的多核末级Cache优化方法,它包含"可配置的共享私有Cache划分"、"可配置的旁路Cache策略"和"优先权替换策略"三个协同递进的层次。通过使用该方法,程序员能够灵活地改变末级Cache执行行为,从而高效地适应应用程序访问模式的变化。实验结果表明,提出的方法能够显著降低末级Cache的缺失率,进而提高系统的整体性能。 展开更多
关键词 多核处理器 末级cache 访问模式 共享私有cache划分 旁路cache 优先权替换
在线阅读 下载PDF
基于Cache Missing的RSA计时攻击 被引量:4
14
作者 陈财森 王韬 +1 位作者 陈建泗 陈琪 《微电子学与计算机》 CSCD 北大核心 2009年第5期180-182,186,共4页
由于同步多线程允许多个执行线程之间共享处理器的执行单元,为共享Cache存储器提供了线程间一个实现简单、高带宽的隐通道,使得一个恶意线程能够监视其他线程访问的资源.以OpenSSL0.9.7c实现的RSA算法为攻击对象,通过执行一个间谍线程,... 由于同步多线程允许多个执行线程之间共享处理器的执行单元,为共享Cache存储器提供了线程间一个实现简单、高带宽的隐通道,使得一个恶意线程能够监视其他线程访问的资源.以OpenSSL0.9.7c实现的RSA算法为攻击对象,通过执行一个间谍线程,监视密码线程,观测RSA解密时读取Cache数据变化时反应的时间特性,通过分析这些时间信息推论出RSA的解密密钥.最后介绍了如何减轻甚至消除这种攻击的建议. 展开更多
关键词 RSA 同步多线程 cache 滑动窗口
在线阅读 下载PDF
基于预取的Cache替换策略 被引量:5
15
作者 孙玉强 王文闻 +1 位作者 巢碧霞 顾玉宛 《微电子学与计算机》 CSCD 北大核心 2017年第1期85-89,94,共6页
在页式虚拟存储管理系统中,合理的Cache替换策略可以减少CPU等待时间,提升Cache命中率和系统性能.许多经典Cache置换算法的依据都是页面的访问次数或访问时间,也有一些是两者兼顾.对此介绍了一种基于预取的Cache替换策略,主要做出了以下... 在页式虚拟存储管理系统中,合理的Cache替换策略可以减少CPU等待时间,提升Cache命中率和系统性能.许多经典Cache置换算法的依据都是页面的访问次数或访问时间,也有一些是两者兼顾.对此介绍了一种基于预取的Cache替换策略,主要做出了以下2点优化:(1)一次Cache置换淘汰多个页面;(2)Cache首次调入页面由"拉取"模式改为"推送"模式.模拟实验结果显示,该方法有效提高了Cache命中率,提升了系统性能. 展开更多
关键词 预取 替换策略 cache 命中率
在线阅读 下载PDF
基于伪临界值的Cache一致性协议验证方法 被引量:3
16
作者 屈婉霞 郭阳 +1 位作者 庞征斌 杨晓东 《国防科技大学学报》 EI CAS CSCD 北大核心 2008年第6期47-52,共6页
针对Cache一致性协议状态空间爆炸问题,提出共享集合伪临界值(Pseudo-cutoff)的概念,并以采用释放一致性模型的CC-NUMA系统为例,分析了共享数据的分布情况,推导出在一定条件下共享集合伪临界值为4的结论,有效优化了目录Cache协议状态空... 针对Cache一致性协议状态空间爆炸问题,提出共享集合伪临界值(Pseudo-cutoff)的概念,并以采用释放一致性模型的CC-NUMA系统为例,分析了共享数据的分布情况,推导出在一定条件下共享集合伪临界值为4的结论,有效优化了目录Cache协议状态空间,并提出了解决小概率的宽共享事件的方法。实验数据表明,基于伪临界值的协议模型优化,能够有效缩小Cache协议状态空间,加快验证速度,扩大验证规模。 展开更多
关键词 形式化验证 模型检验 多处理机系统 cache一致性协议
在线阅读 下载PDF
指令cache体系结构级功耗控制策略研究 被引量:4
17
作者 周宏伟 张民选 《电子学报》 EI CAS CSCD 北大核心 2008年第11期2107-2112,共6页
随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够... 随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够更有效地同时降低指令cache的动态和静态功耗.一种称作"使用双预测端口路预测器的多路路预测策略",另一种称作"基于分阶段访问cache的按需唤醒预测策略",分别用于处理器前端流水线级数保持不变和可以增加额外前端流水线级数两种情形.实验结果表明:与传统的策略相比,提出的两种策略具有更优的能量效率,可以在不显著影响处理器性能的前提下,更有效地降低指令cache和处理器的功耗. 展开更多
关键词 指令 cache 功耗 体系结构
在线阅读 下载PDF
一种低功耗指令Cache的设计与实现 被引量:3
18
作者 郑新建 田泽 张骏 《微电子学与计算机》 CSCD 北大核心 2015年第7期25-28,共4页
指令Cache的功耗主要源于Cache对数据存储器和标志存储器的访问.结合处理器的分支预测技术,利用处理器顺序执行指令时,对Cache标志存储器的空闲时间进行标志存储器预访问,能够在不降低Cache性能的同时,减少标志存储器和数据存储器的访问... 指令Cache的功耗主要源于Cache对数据存储器和标志存储器的访问.结合处理器的分支预测技术,利用处理器顺序执行指令时,对Cache标志存储器的空闲时间进行标志存储器预访问,能够在不降低Cache性能的同时,减少标志存储器和数据存储器的访问,降低Cache的功率消耗.提出了一种低功耗指令Cache的设计方法——BPPA,结合了处理器分支预测技术与Cache预防问技术来降低指令Cache的功耗.实现结果表明,与未使用BPPA技术的指令Cache相比,针对不同典型应用可以减少指令Cache功耗平均30%左右. 展开更多
关键词 cache 低功耗 分支预测 标志预访问
在线阅读 下载PDF
用于减少远程Cache访问延迟的最后一次写访问预测方法 被引量:1
19
作者 夏军 徐炜遐 +2 位作者 庞征斌 张峻 常俊胜 《国防科技大学学报》 EI CAS CSCD 北大核心 2015年第1期14-20,共7页
为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器... 为减少远程Cache访问延迟,提高共享存储系统的性能,提出了一种新的基于程序内在写突发特性的最后一次写访问预测方法,并对一个具体的目录协议进行了改造,以支持该预测方法。通过预测Cache块的最后一次写访问并提前对其进行降级,处理器能直接从主存中读取数据,从而减少了远程Cache访问所需的一个网络跳步数。与当前基于指令的预测方法相比,该方法能极大减少存储开销。基准测试程序的评测结果表明,该方法能获得83.1%的预测准确率,并且能提高8.57%的程序执行性能,同时与基于指令的预测方法相比,该方法能分别减少历史踪迹表69%的存储开销和签名表36%的存储开销。 展开更多
关键词 cache一致性协议 远程cache失效 写突发 最后一次写访问 自降级
在线阅读 下载PDF
YHFT-DX高性能DSP中Cache失效流水设计 被引量:2
20
作者 郭阳 傅祎晖 +1 位作者 刘胜 李勇 《国防科技大学学报》 EI CAS CSCD 北大核心 2009年第6期6-11,共6页
YHFT-DX是国防科技大学自主研制的一款高性能DSP。以提升YHFT-DX的Cache性能为目标,研究了降低Cache失效延迟的优化策略,设计并实现了一种针对高频高性能DSP的一级数据Cache优化策略——失效流水。与传统优化策略相比,该策略将连续访问C... YHFT-DX是国防科技大学自主研制的一款高性能DSP。以提升YHFT-DX的Cache性能为目标,研究了降低Cache失效延迟的优化策略,设计并实现了一种针对高频高性能DSP的一级数据Cache优化策略——失效流水。与传统优化策略相比,该策略将连续访问Cache的失效请求并进行流水化处理,使多个Cache失效延迟重叠,从而达到降低平均Cache失效代价的目的。将该策略应用到YHFT-DX芯片的一级数据Cache控制器的设计与优化中,使访问Cache失效引起的流水线停顿从8拍降为2拍,显著提升了系统性能。 展开更多
关键词 DSP 失效流水 非阻塞cache 数据预取
在线阅读 下载PDF
上一页 1 2 60 下一页 到第
使用帮助 返回顶部