-
题名低功耗双边沿触发计数器的设计
被引量：6
- 1
-
-
作者
单长虹
-
机构
南华大学电气工程学院
-
出处
《计算机工程与应用》
CSCD
北大核心
2004年第13期126-127,149,共3页
-
基金
湖南省教育厅资助项目(编号:02C370)
-
文摘
该文从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出了应用并行技术和流水线技术,实现基于RTL级的双边沿触发计数器的设计。经EDA软件模拟仿真和FPGA硬件验证,表明该计数器具有正确的逻辑功能,能够正常地应用于数字系统的设计。由于时钟工作频率减半及所需工作电压的降低,可使系统功耗明显减少。
-
关键词
低功耗
计数器
并行设计
流水线设计
电子设计自动化
-
Keywords
low power,counter,parallelism,pipeline,eda
-
分类号
TP331
[自动化与计算机技术—计算机系统结构]
TN432
[电子电信—微电子学与固体电子学]
-
-
题名具有SLA结构的12位并行计数器架构的设计
- 2
-
-
作者
张为
赵创
苗林
-
机构
天津大学微电子学院
长江存储科技有限公司设计部门
-
出处
《仪表技术与传感器》
CSCD
北大核心
2020年第9期46-50,共5页
-
文摘
针对高速电路中的高工作频率,低功耗且避免产生毛刺的需求,设计了的具有SLA结构的12位高速并行计数器。SLA结构使得工作频率相比于传统计数器更高,且避免产生毛刺。触发器是使用13个晶体管来实现的TSPC型D触发器,它所含晶体管数目少且速度快。该设计使用80 nm CMOS工艺,Cadence Virtuoso和HSPICE实现。结果表明:设计的计数器最差情况下工作频率为1.03 GHz,平均功耗为169.13μW。
-
关键词
真单向时钟触发器
状态预估
低功耗
高速
并行计数器
-
Keywords
TSPC
State look ahead
low power
high speed
parallel counter
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
