-
题名基于累积分布表的离散高斯采样器硬件设计
- 1
-
-
作者
邓斯淇
刘思煌
粟涛
-
机构
中山大学电子与信息工程学院
-
出处
《计算机应用研究》
2025年第9期2834-2839,共6页
-
基金
广东省科技创新战略专项资金资助项目(JMKJ2023117002)。
-
文摘
基于格的密码学被广泛认为是抵御量子计算攻击的有效方法,因此成为后量子密码学的一个重要研究方向。离散高斯采样器在格密码系统中用于引入噪声,对保证系统安全至关重要。提出了一种基于累积分布表(CDT)方法的离散高斯采样器的电路架构,并实现了噪声生成加速器。设计采用流水线架构,可以在每个时钟周期生成一个样本,提高了采样效率;这种架构同时确保了恒定的工作时间,增强了其抵御侧信道攻击的能力。此外,凭借专门为CDT设计的存储和访问模式,设计在保持较小面积开销的同时,实现了对编译时和运行时可配置性的支持,显著增强了高斯采样器的灵活性。该设计不仅实现了高采样效率和高面积效率,还具备抵御侧信道攻击的能力和高水平的可配置性。在FPGA上的实验结果表明,与当前先进的运行时可重构设计相比,该设计在面积时间积上实现了4.86~14.30倍的改进,在电路的可配置性和性能上均具有明显优势。该工作有助于设计更先进的加解密处理器。
-
关键词
格密码
噪声生成
离散高斯采样
硬件加速
FPGA
-
Keywords
lattice-based cryptography(lbc)
noise generation
discrete Gaussian sampling
hardware acceleration
FPGA
-
分类号
TP391
[自动化与计算机技术]
-
