期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到155篇文章
< 1 2 … 8 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于HLS的高精度位移测量算法的硬件加速设计
1
作者 陈昊然 王天昊 +5 位作者 路美娜 宋茂新 罗环 吴晓宇 骆冬根 裘桢炜 《系统工程与电子技术》 北大核心 2025年第2期341-351,共11页
针对高精度位移传感器对高速位移测量算法的运行速度、可移植性及降低研发成本的需求,提出一种基于高层次综合(high-level synthesis, HLS)技术的高精度测量算法的硬件加速设计方法。使用HLS技术实现C++语言到Verilog语言的综合,针对高... 针对高精度位移传感器对高速位移测量算法的运行速度、可移植性及降低研发成本的需求,提出一种基于高层次综合(high-level synthesis, HLS)技术的高精度测量算法的硬件加速设计方法。使用HLS技术实现C++语言到Verilog语言的综合,针对高精度位移测量算法设计策略,利用HLS技术中的流水化和数组重构等优化技术进行硬件加速,并将其封装为知识产权(intellectual property, IP)核,提高算法的可移植性。以Xilinx公司的Kintex-7系列现场可编程门阵列(field-programmable gate array, FPGA)芯片XC7K325TFFG676为载体的测量系统实验结果表明,整个算法耗时91.8μs,相比数字信号处理(digital signal processor, DSP)单元将运行时间缩短了308.2μs,测量精度达到44.44 nm,稳定性为49.20 nm,线性度为0.503‰。 展开更多
关键词 高层次综合技术 位移检测 现场可编程门阵列 硬件加速
在线阅读 下载PDF
面向杂凑密码算法的专用指令加速器的设计与实现
2
作者 王轩 刘勤让 +3 位作者 陈磊 魏帅 范旺 杨恒 《计算机工程与应用》 北大核心 2025年第2期363-371,共9页
物联网的快速发展对嵌入式设备的系统性能和数据安全性的要求越来越高,传统的通用嵌入式处理器对密码算法的实现效率不高,不能很好满足性能需要,此外嵌入式设备还有着低功耗的场景需求。为解决以上问题,在Xilinx ZYNQ ZC706嵌入式开发... 物联网的快速发展对嵌入式设备的系统性能和数据安全性的要求越来越高,传统的通用嵌入式处理器对密码算法的实现效率不高,不能很好满足性能需要,此外嵌入式设备还有着低功耗的场景需求。为解决以上问题,在Xilinx ZYNQ ZC706嵌入式开发平台上设计了一个低功耗的面向杂凑密码算法的专用指令加速器,该加速器包含有取指译码单元、执行单元和数据访存单元,通过多任务数据并行和专用指令实现计算加速;并设计令牌机制解决指令执行时的数据冲突问题;在高层次综合(high-level synthesis,HLS)工具的基础上通过存储优化改进访存机制,有效提高带宽利用率。实验结果表明,加速器的工作频率为100 MHz,该ARM+FPGA方案相较于单ARM方案可达3倍以上的加速效果,而且运行功耗仅为2.23 W,该加速器也可定制化拓展,有较好的灵活性。 展开更多
关键词 嵌入式应用 加速器设计 专用指令 高层次综合 数据并行
在线阅读 下载PDF
基于Vivado HLS的FPGA开发与应用研究 被引量：32
3
作者 党宏社 王黎 王晓倩 《陕西科技大学学报（自然科学版）》 2015年第1期155-159,共5页
为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文... 为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文详细介绍了Vivado HLS工具的特点与应用等内容,并以"图像色调分离"和"循环编码器"两种不同类型的实例,描述了该工具的使用方法与设计技巧. 展开更多
关键词 高层次综合 VIVADO FPGA
在线阅读 下载PDF
基于卷积神经网络的内窥镜图像识别及FPGA实现
4
作者 刘生山 林金朝 +2 位作者 庞宇 王元发 周前能 《现代电子技术》 北大核心 2025年第11期156-162,共7页
为提高内窥镜病灶识别准确率和速度,减少检测仪器功耗,针对现有VGG16网络模型参数量大、FPGA加速困难等缺陷,文中提出一种改进VGG的图像识别电路系统,并将该系统首次应用于内窥镜图像病灶识别。首先,通过软件技术优化VGG算法卷积层和全... 为提高内窥镜病灶识别准确率和速度,减少检测仪器功耗,针对现有VGG16网络模型参数量大、FPGA加速困难等缺陷,文中提出一种改进VGG的图像识别电路系统,并将该系统首次应用于内窥镜图像病灶识别。首先,通过软件技术优化VGG算法卷积层和全连接层,增加自适应平均池化层;然后设计优化的卷积IP核,实现卷积和最大池化FPGA加速。为减少模型参数量,有效降低FPGA资源消耗,将改进网络层和批归一化层融合。实验结果表明,改进后的网络模型平均识别准确率为95.59%,模型大小为35.90 MB,相比原始网络准确率提升了3.24%,模型参数量减少92.99%。FPGA板级检测时间为0.55 s/张,相较ARM端和CPU端检测时间减少1509.06 s/张和0.14 s/张。通过优化和改进,提出的电路系统显著提升了内窥镜病灶识别的效率和准确率,有效降低了硬件资源消耗。 展开更多
关键词 卷积神经网络 VGG模型 FPGA 内窥镜图像识别 高层次综合工具 软硬协同
在线阅读 下载PDF
基于可编程电路的射电望远镜互相关计算加速设计
5
作者 姜宇威 祝永新 《计算机应用与软件》 北大核心 2025年第6期65-71,118,共8页
在建的世界最大平方公里阵列望远镜采用射电干涉测量法对天文数据进行增强。随着天线阵列节点规模增大,干涉极端复杂度呈平方级的增长。阵列部署在偏远的山区和沙漠中,现有的基于纯软件的处理方法难以满足能效的限制。针对该问题,提出... 在建的世界最大平方公里阵列望远镜采用射电干涉测量法对天文数据进行增强。随着天线阵列节点规模增大,干涉极端复杂度呈平方级的增长。阵列部署在偏远的山区和沙漠中,现有的基于纯软件的处理方法难以满足能效的限制。针对该问题,提出基于现场可编程门阵列的高效互相关计算加速方法。提出一种分级结构,在处理量化后数据上可以达到多级并行;提出一种在时间窗口维度进行多通道分割的结构化优化方法;提出一种基于流式传输结构的数据存储量优化方法。测试结果表明,提出的互相关计算加速方法达到了42.76 GFLOPS的高吞吐率和7.07 GOP/S/W的高能耗比。 展开更多
关键词 FPGA 互相关计算 并行加速 高层次综合 结构优化
在线阅读 下载PDF
基于HLS的实时图像去雾实现 被引量：7
6
作者 齐乐 张小刚 姚航 《计算机工程》 CAS CSCD 北大核心 2016年第5期224-229,共6页
户外图像或视频受到大气中烟雾的影响,存在模糊不清及颜色偏移等问题,在很大程度上影响户外视频系统正常稳定工作。现有的去雾算法计算复杂度较高,仅依靠软件对视频级进行去雾有一定难度。针对这一现状,分析暗原色先验去雾算法的计算瓶... 户外图像或视频受到大气中烟雾的影响,存在模糊不清及颜色偏移等问题,在很大程度上影响户外视频系统正常稳定工作。现有的去雾算法计算复杂度较高,仅依靠软件对视频级进行去雾有一定难度。针对这一现状,分析暗原色先验去雾算法的计算瓶颈,利用高级层次综合(HLS)工具实现去雾算法的硬件化,使用流水线技术将去雾算法运行在现场可编程门阵列上。实验结果表明,在保证去雾质量的前提下,对于1080P的实时场景,可以达到每秒45帧以上的处理速度,基本满足高清视频去雾的需求。 展开更多
关键词 暗通道 去雾 视频 现场可编程门阵列 实时 高级层次综合工具
在线阅读 下载PDF
使用HLS开发FPGA异构加速系统:问题、优化方法和机遇 被引量：4
7
作者 徐诚 郭进阳 +3 位作者 李超 王靖 汪陶磊 赵杰茹 《计算机科学与探索》 CSCD 北大核心 2023年第8期1729-1748,共20页
目前,现场可编程门阵列(field programmable gate array,FPGA)由于可编程性与出色的能效比受到了学术界与工业界的青睐,但是传统的基于硬件描述语言的FPGA开发方式面临编程挑战。硬件描述语言区别于通常使用的高级语言,阻碍了软件开发者... 目前,现场可编程门阵列(field programmable gate array,FPGA)由于可编程性与出色的能效比受到了学术界与工业界的青睐,但是传统的基于硬件描述语言的FPGA开发方式面临编程挑战。硬件描述语言区别于通常使用的高级语言,阻碍了软件开发者对FPGA的利用。高层次综合(high-level synthesis,HLS)使得开发者可以从高级语言如C/C++层面直接进行FPGA硬件层面的开发,是解决这一问题的首选,受到了广泛的关注。近年来,学术界有许多关于HLS的工作,致力于解决HLS应用过程中的各类问题,并提升通过HLS开发的系统的性能。围绕使用HLS开发FPGA异构系统这一问题,以一种异构系统开发者的视角,列举了可行的优化方向。在编译优化层面,HLS工具可以通过插入编译指导与设计高效的空间探索算法,自动生成性能较高的RTL设计;在访存优化层面,HLS工具可以设立缓冲区,拆分并复制数据,以提升系统整体带宽;在并行优化层面,HLS工具可以实现语句级、任务级以及板卡级的并行。一些如DSL的技术虽然不能直接提升异构加速系统的性能,但是可以进一步提升HLS工具的可用性。最后,总结了当前HLS面临的一些挑战,并对HLS的未来研究方向进行了展望。 展开更多
关键词 现场可编程门阵列(FPGA) 高层次综合 异构系统 高级语言 编译优化
在线阅读 下载PDF
基于粒子群的HLS的自动化架构实现
8
作者 吴家飞 黄晞 施文灶 《计算机应用与软件》 北大核心 2018年第9期22-26,37,共6页
随着数据挖掘、深度学习等领域的火热的发展,在嵌入式设备实现深度学习等计算量较大的算法已经成为一种趋势。由于传统CPU和GPU平台已经难以保证算法实时性的情况下,利用FPGA高性能低功耗的特点对复杂算法实现硬件加速,有着较好的优势... 随着数据挖掘、深度学习等领域的火热的发展,在嵌入式设备实现深度学习等计算量较大的算法已经成为一种趋势。由于传统CPU和GPU平台已经难以保证算法实时性的情况下,利用FPGA高性能低功耗的特点对复杂算法实现硬件加速,有着较好的优势。利用Xilinx公司的HLS工具,基于粒子群算法设计一套硬件加速方法。该方法可实现算法优化方案的自动化寻找,极大地提升了设计效率。实验结果表明,该优化方法在寻找一般算法的较优方案上具有一定程度上的通用性。 展开更多
关键词 FPGA 模糊离散粒子群算法 高层次综合(hls)
在线阅读 下载PDF
位宽感知的寄存器绑定算法 被引量：1
9
作者 高猛 赵家程 +1 位作者 崔慧敏 冯晓兵 《软件学报》 EI CSCD 北大核心 2024年第6期2631-2647,共17页
寄存器绑定是高层次综合中的一个基础优化问题,主要目标是在保证电路功能的同时最小化寄存器资源的使用.传统的方法尝试将编译器的寄存器分配算法应用于寄存器绑定中,但却忽略了分配问题与绑定问题的差异性,因此在绑定过程中引入了额外... 寄存器绑定是高层次综合中的一个基础优化问题,主要目标是在保证电路功能的同时最小化寄存器资源的使用.传统的方法尝试将编译器的寄存器分配算法应用于寄存器绑定中,但却忽略了分配问题与绑定问题的差异性,因此在绑定过程中引入了额外的资源约束,或采用了不适合电路设计的编译优化技巧,从而导致资源浪费.为解决这些问题,将寄存器绑定问题转化为连续多重着色问题,并提出一种基于位宽与顶点度结合的启发式求解方法.所提方法通过对变量的位宽和活跃区间等信息的细粒度刻画和建模,能够进一步优化寄存器资源的开销,同时无需插入额外的指令.将该算法与两种典型算法进行比较,实验结果表明,所提算法在MiBench测试集的96.72%的测试用例中达到理论最优解,比其他两种方法分别提高31.5%和25.1%;在Rosetta测试集的所有测试用例中均表现为最优解,比其他两种方法分别提高7.41%和7.39%. 展开更多
关键词 高层次综合 寄存器绑定 资源共享
在线阅读 下载PDF
基于异构平台的卷积神经网络加速系统设计 被引量：4
10
作者 秦文强 吴仲城 +1 位作者 张俊 李芳 《计算机工程与科学》 CSCD 北大核心 2024年第1期12-20,共9页
在计算和存储资源受限的嵌入式设备上部署卷积神经网络,存在执行速度慢、计算效率低、功耗高的问题。提出了一种基于异构平台的新型卷积神经网络加速架构,设计并实现了基于MobileNet的轻量化卷积神经网络加速系统。首先,为降低硬件资源... 在计算和存储资源受限的嵌入式设备上部署卷积神经网络,存在执行速度慢、计算效率低、功耗高的问题。提出了一种基于异构平台的新型卷积神经网络加速架构,设计并实现了基于MobileNet的轻量化卷积神经网络加速系统。首先,为降低硬件资源消耗以及数据传输成本,采用动态定点数量化和批标准化融合的设计方法,对网络模型进行了优化,并降低了加速系统的硬件设计复杂度;其次,通过实现卷积分块、并行卷积计算、数据流优化,有效提高了卷积运算效率和系统吞吐率。在PYNQ-Z2平台上的实验结果表明,此加速系统实现的MobileNet网络推理加速方案对单幅图像的识别时间为0.18 s,系统功耗为2.62 W,相较于ARM单核处理器加速效果提升了128倍。 展开更多
关键词 现场可编程门阵列(FPGA) Vivado高层次综合 卷积神经网络 异构平台 硬件加速
在线阅读 下载PDF
基于FPGA的永磁同步电机速度控制 被引量：1
11
作者 于长松 刘曰涛 +2 位作者 姜佩岑 邹大林 祝保财 《组合机床与自动化加工技术》 北大核心 2024年第4期131-134,140,共5页
针对永磁同步电机(PMSM)速度控制器中采用传统PI控制存在响应速度慢、超调量大以及容易出现积分饱和等问题,设计了采取Anti-Windup策略的速度控制器,并在现场可编辑逻辑门阵列(FPGA)中实现对PMSM的控制。首先采用高层次综合技术(HLS)对P... 针对永磁同步电机(PMSM)速度控制器中采用传统PI控制存在响应速度慢、超调量大以及容易出现积分饱和等问题,设计了采取Anti-Windup策略的速度控制器,并在现场可编辑逻辑门阵列(FPGA)中实现对PMSM的控制。首先采用高层次综合技术(HLS)对PMSM伺服控制关键模块完成建模,其次封装成IP核导入到工程中,最后下载到FPGA芯片上完成对PMSM的控制。经过与传统PI控制器实验比较,使用该速度控制方法超调量减小到4.3%,在负载处转速下降了14r/min,调节时间为0.01s,具有良好的动态性能和抗干扰性能,满足永磁同步电机伺服控制系统的应用需求。 展开更多
关键词 现场可编辑逻辑门阵列 高层次综合技术 永磁同步电机 Anti-Windup策略
在线阅读 下载PDF
路径规划算法的高层综合设计研究
12
作者 赖李洋 郑锫骏 +1 位作者 梁海成 李华伟 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第11期4132-4140,共9页
随着机器人自动导航技术的快速发展,基于软件实现的路径规划算法在实时性上已无法满足许多应用场景的需求,这就要求对算法进行快速高效的硬件定制,从而获得低延时的性能加速。该文以机器人路径规划中的经典A*算法为对象,通过构建面向硬... 随着机器人自动导航技术的快速发展,基于软件实现的路径规划算法在实时性上已无法满足许多应用场景的需求,这就要求对算法进行快速高效的硬件定制,从而获得低延时的性能加速。该文以机器人路径规划中的经典A*算法为对象,通过构建面向硬件设计的C/C++数据结构和函数流程优化,采用高层综合(HLS)实现快速的硬件架构探索和选取较优的设计方案,并完成硬件FPGA综合。实验数据表明,相较于传统寄存器传输级(RTL)开发模式,基于HLS开发模式的路径规划算法在FPGA实现上在开发效率、硬件性能和资源占用率上都有显著提升,验证了高层综合在硬件定制中的可行性和成本优势。 展开更多
关键词 机器人自动导航 路径规划算法 高层综合 算法硬件加速
在线阅读 下载PDF
基于ZYNQ的Stewart并联机器人运动学算法实现
13
作者 边宗政 刘曰涛 +1 位作者 于长松 姜佩岑 《传感器与微系统》 CSCD 北大核心 2024年第7期141-144,共4页
针对实时的控制和监控,而导致Stewart机器人实时性不高的问题,提出了基于ZYNQ芯片的软硬件协同计算Stewart并联机器人运动学解的方案。ZYNQ芯片集成了PL(FPGA)和PS(ARM)两种不同的嵌入式芯片,PL(FPGA)作为PS(ARM)的协处理器进行运动学... 针对实时的控制和监控,而导致Stewart机器人实时性不高的问题,提出了基于ZYNQ芯片的软硬件协同计算Stewart并联机器人运动学解的方案。ZYNQ芯片集成了PL(FPGA)和PS(ARM)两种不同的嵌入式芯片,PL(FPGA)作为PS(ARM)的协处理器进行运动学算法解算,PS(ARM)则运行实时系统,对Stewart机器人进行实时的控制。实验证明:硬件计算Stewart并联机器人运动学解与理论计算结果误差在合理范围内,且解算时间满足实时系统控制周期小于2ms的要求。 展开更多
关键词 STEWART并联机器人 运动学 ZYNQ芯片 高层次综合 LINUX系统
在线阅读 下载PDF
完全可编程阀门阵列生物芯片下容错导向的高阶综合算法
14
作者 朱予涵 刘博文 +1 位作者 黄兴 刘耿耿 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第11期4141-4150,共10页
作为新一代流式微流控生物芯片,完全可编程阀门阵列(FPVA)生物芯片具有更高的灵活性和可编程性,已经成为一种流行的生物化学实验平台。然而,由于环境或人为因素,制造过程中通常存在一些物理故障,如通道阻塞和泄漏,这无疑会影响生化检测... 作为新一代流式微流控生物芯片,完全可编程阀门阵列(FPVA)生物芯片具有更高的灵活性和可编程性,已经成为一种流行的生物化学实验平台。然而,由于环境或人为因素,制造过程中通常存在一些物理故障,如通道阻塞和泄漏,这无疑会影响生化检测的结果。此外,高阶综合作为架构综合的首要阶段,其结果的质量直接影响着后续设计的优劣。因此,该文首次研究了FPVA生物芯片高阶综合过程中的容错问题,提出了单元功能转换方法、双向冗余方法、故障映射方法等动态容错技术,为实现高效的容错设计提供了技术保障。通过将这些技术集成到高阶综合设计中,进一步实现了一种高质量的FPVA生物芯片下容错导向的高阶综合算法,包括故障感知的实时绑定策略和故障感知的优先级调度策略,为实现芯片架构的鲁棒性和检测结果的准确性奠定了良好的基础。实验结果显示,所提算法能够得到一个FPVA生物芯片下高质量且容错的高阶综合方案,为后续实现容错物理设计方案提供了有力保障。 展开更多
关键词 微流控生物芯片 完全可编程阀门阵列 物理故障 容错 高阶综合
在线阅读 下载PDF
基于FPGA和行折叠的稀疏矩阵向量乘优化
15
作者 周智 高建花 计卫星 《计算机工程与科学》 CSCD 北大核心 2024年第8期1340-1348,共9页
稀疏矩阵向量乘(SpMV)是科学与工程计算中的一个关键内核。由于稀疏矩阵中不规则的数据分布和SpMV计算中不规则的访存操作,SpMV在多核CPU和GPU等设备上的性能与这些设备的理论峰值还具有较大差距。现有的CPU和GPU由于在架构上受到限制,... 稀疏矩阵向量乘(SpMV)是科学与工程计算中的一个关键内核。由于稀疏矩阵中不规则的数据分布和SpMV计算中不规则的访存操作,SpMV在多核CPU和GPU等设备上的性能与这些设备的理论峰值还具有较大差距。现有的CPU和GPU由于在架构上受到限制,导致它们无法很好地利用稀疏矩阵的特殊结构来加速SpMV计算,而现场可编程门阵列(FPGA)可以通过自定义电路实现高效的并行运算,能够更好地处理稀疏矩阵的计算和存储问题。基于FPGA提出了一种SpMV优化方法,该优化方法基于高级综合的流式处理引擎,采用了一种自适应多行折叠的SpMV优化策略。该方法通过行折叠减少了处理引擎中零元的无效存储和计算,从而提升了基于FPGA的SpMV计算性能。实验结果表明,相比于现有的FPGA实现方案,设计的基于行折叠优化的数据流引擎实现了最高1.78倍和平均1.15倍的加速。 展开更多
关键词 稀疏矩阵向量乘 现场可编程门阵列 高级综合 行折叠
在线阅读 下载PDF
二叔丁基二环己基-18-冠-6的合成及其对锶的萃取
16
作者 王婧 曹世权 +2 位作者 朱杉 颜玉芳 晏敏皓 《核化学与放射化学》 CAS CSCD 北大核心 2024年第2期158-169,I0006,共13页
^(90)Sr(T_(1/2)=28.9 a)是一种具有高释热性和强放射性的高毒性核素,高放废液在进行处置之前必须准确测量放射性废液中^(90)Sr的含量,而将^(90)Sr从放射性废液中分离出来是其准确测量的关键。本工作通过改变合成反应路径和优化合成反... ^(90)Sr(T_(1/2)=28.9 a)是一种具有高释热性和强放射性的高毒性核素,高放废液在进行处置之前必须准确测量放射性废液中^(90)Sr的含量,而将^(90)Sr从放射性废液中分离出来是其准确测量的关键。本工作通过改变合成反应路径和优化合成反应参数,解决了二叔丁基二环己基-18-冠-6(DtBuCH18C6)合成反应存在的加氢危险、纯化困难的问题,实现了高纯度产品的合成;而后采用溶剂萃取法,以DtBuCH18C6为萃取剂,分别研究稀释剂种类、萃取剂浓度、硝酸浓度、相比等条件对Sr^(2+)萃取性能的影响,以此来确定Sr^(2+)选择性分离的最佳萃取条件,建立一种有效的快速分离Sr^(2+)的方法,为后续提取^(90)Sr提供了一种可供选择的材料。 展开更多
关键词 高放废液 DtBuCH18C6 合成 萃取 ^(90)Sr
在线阅读 下载PDF
VHDL语言高级综合子集的确立及其实现方法 被引量：9
17
作者 张东晓 刘明业 《计算机学报》 EI CSCD 北大核心 1997年第3期198-205,共8页
越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合．本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各... 越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合．本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法． 展开更多
关键词 VHDL语言 高级综合 综合子集 可综合性
在线阅读 下载PDF
杯冠化合物在处理高放废液中的应用(Ⅰ)——新型萃取剂异丙氧基杯[4]冠-6的合成与表征 被引量：4
18
作者 朱晓文 王建晨 +1 位作者 童利斌 宋崇立 《原子能科学技术》 EI CAS CSCD 2003年第5期428-433,共6页
研究以对叔丁基苯酚和甲醛等作为初始原料合成中间体对叔丁基杯[4]芳烃、杯[4]芳烃和异丙氧基杯[4]芳烃;以二缩三乙二醇和氯化亚砜等作为初始原料合成中间体二氯代三甘醇、五甘醇和五甘醇对甲苯磺酸酯。最后,由异丙氧基杯[4]芳烃和五甘... 研究以对叔丁基苯酚和甲醛等作为初始原料合成中间体对叔丁基杯[4]芳烃、杯[4]芳烃和异丙氧基杯[4]芳烃;以二缩三乙二醇和氯化亚砜等作为初始原料合成中间体二氯代三甘醇、五甘醇和五甘醇对甲苯磺酸酯。最后,由异丙氧基杯[4]芳烃和五甘醇对甲苯磺酸酯合成了目标产物二(2 丙氧基)杯[4]冠 6,对合成的各种中间体和目标产物进行了表征。 展开更多
关键词 杯冠化合物 放射性 废液处理 萃取剂 冠-6
在线阅读 下载PDF
二次自蔓延高温合成钙钛矿固化^(90)Sr 被引量：6
19
作者 张瑞珠 仝玉萍 +2 位作者 杨丽 郭志猛 李勇 《核化学与放射化学》 CAS CSCD 北大核心 2009年第4期237-241,共5页
采用二次自蔓延高温合成(SHS)技术制备钙钛矿固化高放废物90Sr,通过XRD,SEM和PCT粉末浸泡法,研究了钙钛矿固化体的微观组织、浸出率以及其对高放废物90Sr的最大包容量。结果表明,固化体样品密度高、孔隙率小,浸出率都小于0.1 g/(m2.d),... 采用二次自蔓延高温合成(SHS)技术制备钙钛矿固化高放废物90Sr,通过XRD,SEM和PCT粉末浸泡法,研究了钙钛矿固化体的微观组织、浸出率以及其对高放废物90Sr的最大包容量。结果表明,固化体样品密度高、孔隙率小,浸出率都小于0.1 g/(m2.d),对SrO的包容量可达36%(质量分数);表明自蔓延高温合成的钙钛矿人造岩石固化体化学稳定性好、包容量大,是固化高放废物的理想固化体。 展开更多
关键词 钙钛矿 高放废物(HLW) 固化 自蔓延高温合成 浸出率
在线阅读 下载PDF
一种VLSI高层综合低功耗设计方案及实现 被引量：8
20
作者 温东新 杨孝宗 王玲 《计算机研究与发展》 EI CSCD 北大核心 2007年第7期1259-1264,共6页
提出VLSI高层综合设计方案,该方案基于多电压在时间及资源约束条件下,综合考虑了调度及互连,从调度互连两个角度达到低功耗的目的.该方案提出了基于Gain大小搜索的调度,将功耗增益、灵活度和行为执行密度因素作为折中函数,考虑操作的属... 提出VLSI高层综合设计方案,该方案基于多电压在时间及资源约束条件下,综合考虑了调度及互连,从调度互连两个角度达到低功耗的目的.该方案提出了基于Gain大小搜索的调度,将功耗增益、灵活度和行为执行密度因素作为折中函数,考虑操作的属性更加全面.在互连中基于分布式的RS互连模型得出互连单元在执行时段里的动态功耗,同时考虑单根总线上的翻转和邻线的耦合.该方案在CDFG工具包中实现并证明了它的有效性. 展开更多
关键词 低功耗 高层综合 多级电压 调度 互连
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 8 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部