低抖动快锁定10.9~12.0 GHz电荷泵锁相环 被引量：1

1

作者 展永政 李仁刚 +4 位作者 李拓 邹晓峰 周玉龙 胡庆生 李连鸣 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2024年第11期2290-2298,共9页

基于65 nm CMOS工艺,设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环(CPPLL)电路.通过优化环路带宽以及压控振荡器(VCO)、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和... 基于65 nm CMOS工艺,设计适用于高速SerDes串行链路的低抖动高速电荷泵锁相环(CPPLL)电路.通过优化环路带宽以及压控振荡器(VCO)、电荷泵和鉴频鉴相器的电路结构,抑制电压纹波和内部噪声引起的抖动,以在满足SerDes链路需要的宽频范围和高速要求的同时,电荷泵锁相环能够获得较小的抖动偏差和稳定的时钟信号.包括整个焊盘在内的芯片面积为0.309 mm2.测试结果表明,电荷泵锁相环能够实现10.9~12 GHz的输出时钟信号,其在10 MHz频偏处的相位噪声、参考杂散和品质因数(FoM)分别为-111.47 dBc/Hz、-25.14 dBc和-223.5 dB.当输入参考频率为706.25 MHz时, CPPLL能够在600μs后输出稳定的11.3 GHz时钟信号,且RMS抖动为973.9 fs,约为0.065 UI.在电源电压为1.2 V下,电路的功耗为47.3 mW.所设计的锁相环(PLL)电路能够适用于20 Gb/s及以上的高速通信链路系统. 展开更多

关键词 压控振荡器(VCO) 电荷泵 低抖动 串行链路 高速

在线阅读 下载PDF 职称材料

一种新的数据相关性抖动估计方法 被引量：3

2

作者 李丽平 李玉山 +2 位作者 贾琛 张木水 潘健 《仪器仪表学报》 EI CAS CSCD 北大核心 2008年第11期2287-2291,共5页

本文提出了一种直接提取眼图轮廓线的新方法来快速估计高速串行链路中的数据相关性抖动。该方法根据串行链路的脉冲响应来设置激励序列,构造出位序模式中的极端条件,从而直接生成眼图轮廓线,而且从它得到的眼图信息与完整眼图完全一致... 本文提出了一种直接提取眼图轮廓线的新方法来快速估计高速串行链路中的数据相关性抖动。该方法根据串行链路的脉冲响应来设置激励序列,构造出位序模式中的极端条件,从而直接生成眼图轮廓线,而且从它得到的眼图信息与完整眼图完全一致。与常用的长伪随机码方法相比,该方法只需要少量的激励序列,就可以估计出任意串行链路的数据相关性抖动峰峰值。实验结果表明,此方法简单、准确、有效,极大地方便了高速串行链路的眼图生成和数据相关性抖动度量。 展开更多

关键词 高速串行链路 数据相关性抖动 眼图 轮廓线

在线阅读 下载PDF 职称材料

一种基于新体系结构的空间固态记录器原型系统 被引量：5

3

作者 张科 郝智泉 王贞松 《电子学报》 EI CAS CSCD 北大核心 2008年第2期285-290,共6页

为适应未来对地观测卫星系统对数据吞吐速率和通信带宽的增长需求,本文提出并实现了一种基于新体系结构的,由若干存储模块依靠高速串行互连构成的空间固态记录器原型系统.存储模块采用DDR SDRAM提高吞吐率,配置高速串行接口完成模块间互... 为适应未来对地观测卫星系统对数据吞吐速率和通信带宽的增长需求,本文提出并实现了一种基于新体系结构的,由若干存储模块依靠高速串行互连构成的空间固态记录器原型系统.存储模块采用DDR SDRAM提高吞吐率,配置高速串行接口完成模块间互连,利用单数据总线、双地址总线的存储拓扑结构增加模块内部存储容量,并使用可编程逻辑器件FPGA管理和控制存储资源.同时,应用多层次通信接口协议保证通信链路质量.单模块存储容量可达8GB,访存带宽可达3.2GBps,物理通信带宽高达25Gbps.模块间的高速串行链路误码率可低于10-11. 展开更多

关键词 固态记录器 高速串行链路 存储模块 可编程逻辑器件FPGA DDR SDRAM存储控制器

在线阅读 下载PDF 职称材料

10 Gbit/s高速串行通道的优化设计与研究 被引量：7

4

作者 苏浩航 闫静纯 《微波学报》 CSCD 北大核心 2020年第5期12-17,共6页

随着系统工作速度的节节攀升,高速链路信号完整性问题直接影响到最终成像的质量,成为制约遥感相机系统性能的瓶颈。文章以某航天遥感相机电子学设计中的板间光电高速链路设计为例,对PCB上高速串行链路展开三维电磁建模,进行了信号完整... 随着系统工作速度的节节攀升,高速链路信号完整性问题直接影响到最终成像的质量,成为制约遥感相机系统性能的瓶颈。文章以某航天遥感相机电子学设计中的板间光电高速链路设计为例,对PCB上高速串行链路展开三维电磁建模,进行了信号完整性仿真及优化设计,分析了介质材料、铜厚,以及AC耦合电容带来的影响,并提出了优化措施。在此基础上,提出了板间光电链路的仿真分析方法,进行了通道仿真,计算了传输通道的损耗,并将仿真眼图和实测眼图进行了对比。由对比结果可知,仿真结果与实测结果高度相似,眼高相对误差为7.3%,眼宽相对误差为11.4%。提出的分析方法对板间光电高速链路及高速串行链路中信号衰减和失真情况的分析起到有效的预估和指导作用。 展开更多

关键词 高速链路 高速串行通道 信号完整性 眼图

在线阅读 下载PDF 职称材料

一种6 Gbit/s低功耗低抖动电压模发送器 被引量：1

5

作者 吕俊盛 田泽 邵刚 《半导体技术》 CAS CSCD 北大核心 2015年第3期188-194,221,共8页

提出了一种应用于高速串行链路中的基于二阶预加重和阻抗校正技术的6 Gbit/s低功耗低抖动电压模(VM)发送器。在综合分析阻抗、供电电流和输出驱动器预加重等因素影响的基础上,采用了多种技术来提高发送器的信号完整性,主要包括:设计了... 提出了一种应用于高速串行链路中的基于二阶预加重和阻抗校正技术的6 Gbit/s低功耗低抖动电压模(VM)发送器。在综合分析阻抗、供电电流和输出驱动器预加重等因素影响的基础上,采用了多种技术来提高发送器的信号完整性,主要包括:设计了一种阻抗校正电路(ICU)以保证50Ω的输出阻抗并抑制信号反射,提出了一种自偏置稳压器用来稳定电源电压,同时设计了一种信号边沿驱动器用以加速信号的转换时间。最终,整个发送器在65 nm CMOS工艺平台进行设计。后仿真结果表明,发送器工作在6 Gbit/s时,远端输出眼图高度大于800 m V,均方根抖动小于2.70 ps。发送器的功耗为16.1 m A,占用面积仅为370μm×230μm。 展开更多

关键词 高速串行链路 低功耗 低抖动 电压模(VM) 发送器

在线阅读 下载PDF 职称材料

一种用于接收器的高精度片上匹配电阻电路 被引量：1

6

作者 李浩亮 李常青 《河南师范大学学报（自然科学版）》 CAS CSCD 北大核心 2008年第5期61-64,共4页

接收器电路是高速串行接口电路中关键模块.基于数字化模拟电路和负反馈动态调整技术设计了一种用于高速串行接口USB2.0接收器的高精度片上匹配电阻电路.使用TSMC(Taiwan Semiconductor Manufacturing Company Ltd)的CMOS 0.25 um混合信... 接收器电路是高速串行接口电路中关键模块.基于数字化模拟电路和负反馈动态调整技术设计了一种用于高速串行接口USB2.0接收器的高精度片上匹配电阻电路.使用TSMC(Taiwan Semiconductor Manufacturing Company Ltd)的CMOS 0.25 um混合信号模型,在Cadence软件环境下用spectre仿真器模拟,结果表明在500Mbps的高速时钟信号作用下,所设计的匹配电阻阻值稳定在[44.3Ω,45.6Ω]范围内,最大稳定时间6μs,平均误差±1.45%,最大误差1.56%;整合了这种高精度片上电阻的USB2.0接收器可以正确接收500 Mbps高速串行数据. 展开更多

关键词 高速串行接口 接收器 高精度片上匹配电阻 基于数字化的模拟技术

在线阅读 下载PDF 职称材料

基于数字化技术的高速串行接收器设计

7

作者 李浩亮 贾恒 +1 位作者 李常青 张防震 《郑州大学学报（工学版）》 CAS 北大核心 2009年第4期116-119,共4页

基于数字化模拟电路设计技术和自适应动态反馈方法设计了一个高速串行接收器,包含采样放大器、时钟发生电路、匹配电阻电路.后两者的精度直接决定了接收器性能.采用TSMC的CMOS 0.25μm混合信号模型,在Cadence软件环境下用spectre仿真器... 基于数字化模拟电路设计技术和自适应动态反馈方法设计了一个高速串行接收器,包含采样放大器、时钟发生电路、匹配电阻电路.后两者的精度直接决定了接收器性能.采用TSMC的CMOS 0.25μm混合信号模型,在Cadence软件环境下用spectre仿真器进行模拟.结果表明,时钟发生电路输出的五相时钟间隔0.416 ns,抖动35 ps,锁定时间1.8μs;匹配电阻阻值波动在44.3~45.6Ω,稳定时间6μs,平均误差±1.45%,最大误差1.56%.联调后整个接收器电路具有接收480 Mbps高速串行数据的能力. 展开更多

关键词 高速串行接口 接收器 高精度片上匹配电阻 时钟发生电路

在线阅读 下载PDF 职称材料

一种新颖的高精度片上匹配电阻电路设计

8

作者 李浩亮 李常青 +1 位作者 邓记才 张防震 《郑州大学学报（工学版）》 CAS 2008年第3期27-30,共4页

采用数字化端子控制技术,基于负反馈动态调整原理和可调多晶硅电阻条,设计了新颖的、符合高速串行接口USB2.0协议要求的高精度片上匹配电阻电路.使用TSMC的CMOS 0.25μm混合信号模型,在Cadence软件环境下用spectre仿真器模拟,结果表明在... 采用数字化端子控制技术,基于负反馈动态调整原理和可调多晶硅电阻条,设计了新颖的、符合高速串行接口USB2.0协议要求的高精度片上匹配电阻电路.使用TSMC的CMOS 0.25μm混合信号模型,在Cadence软件环境下用spectre仿真器模拟,结果表明在500 Mbps的高速时钟信号作用下,所设计的匹配电阻阻值在[44.3Ω,45.6Ω]范围内,最大稳定时间6μs,平均误差为±1.45%,所设计电阻平均变化范围为45×(1±1.45%)Ω,最大误差范围1.56%,达到并高于45×(1±10%)Ω的高速串行接口协议要求. 展开更多

关键词 高速串行接口 高精度 片上匹配电阻 负反馈

在线阅读 下载PDF 职称材料

一种用于高速串行接口电路的偏置产生方法及实现

9

作者 李浩亮 叶会英 徐力平 《郑州大学学报（工学版）》 CAS 2007年第2期68-72,共5页

提出了一种符合USB高速模式的偏置产生方法，针对常规偏置设计方法特点，将偏置电路融合于接口电路本身．介绍了USB高速串行接口电路架构，分析了其中偏置电路的产生机理、设计方法，最后，给出了偏置电路的完整实现，电路前后仿真基于C... 提出了一种符合USB高速模式的偏置产生方法，针对常规偏置设计方法特点，将偏置电路融合于接口电路本身．介绍了USB高速串行接口电路架构，分析了其中偏置电路的产生机理、设计方法，最后，给出了偏置电路的完整实现，电路前后仿真基于Cadence的spectre仿真软件，电路设计和流片基于TSMC的CMOS0．25um混合信号模型，前后仿真实验和流片测试结果表明：基于所设计的偏置，USB高速模式下的发送器、接收器均可正确工作；能隙基准部分在输入电压为2．5V，在-50～70℃范围内，输出电压稳定在1．2337～1.2356V，输出电压变化率为0.154％， 展开更多

关键词 高速串行接口 偏置 能隙基准电压源 发送器 接收器

在线阅读 下载PDF 职称材料

基于高速串行通信接口的双模发送器设计

10

作者 李浩亮 李常青 《河南师范大学学报（自然科学版）》 CAS CSCD 北大核心 2009年第4期55-58,共4页

在通用高速串行通信接口电路设计中,高速发送器要向下兼容低速发送收器,常规方法将高速、低速发送器并行组合而成,面积大、功耗大、工作不稳定.本文基于八级主-预驱动器架构和分级"延时-开启"数据转换率控制方案,设计了一种... 在通用高速串行通信接口电路设计中,高速发送器要向下兼容低速发送收器,常规方法将高速、低速发送器并行组合而成,面积大、功耗大、工作不稳定.本文基于八级主-预驱动器架构和分级"延时-开启"数据转换率控制方案,设计了一种兼容高、低速的双模发送器.电路前、后仿真基于Cadence的spectre软件,电路设计和流片基于TSMC的CMOS 0.25 um混合信号模型.基于USB2.0测试环境的仿真结果表明:发送器输出信号波形(幅值,上升、下降时间)完全遵从USB2.0的协议要求. 展开更多

关键词 高速串行接口 CMOS发送器 双模 数据转换率控制

在线阅读 下载PDF 职称材料

基于深度神经网络的高速信道自适应均衡器 被引量：3

11

作者 翦杰 罗章 +2 位作者 赖明澈 肖立权 徐炜遐 《计算机工程与科学》 CSCD 北大核心 2022年第4期605-610,共6页

高速串行接口是提高高性能互连网络带宽的关键技术,而信道均衡器则是提高信号完整性的核心部件。利用现代数字信号处理(DSP)结构,提出了基于深度神经网络(DNN)的高速信道均衡研究方法,此方法在面向未来50 GB以上的高速信道时,克服了传... 高速串行接口是提高高性能互连网络带宽的关键技术,而信道均衡器则是提高信号完整性的核心部件。利用现代数字信号处理(DSP)结构,提出了基于深度神经网络(DNN)的高速信道均衡研究方法,此方法在面向未来50 GB以上的高速信道时,克服了传统判决反馈均衡器(DFE)的判决速度受限于反馈回路的固有缺陷问题。仿真结果表明,在采用PAM4编码方式,高速信道波特率为28 GB,信道损耗为15 dB,或者波特率为56 GB,信道损耗为30 dB时,与传统的15阶FFE组合2阶DFE的均衡器结构相比,本文所提出的3层DNN结构,具有更好的均衡效果,以及更快的均衡收敛速度。 展开更多

关键词 深度神经网络 快速串行链路 数字信号处理器 均衡器

在线阅读 下载PDF 职称材料

基于FPGA的高速串行链接通信设计与实现 被引量：3

12

作者 周沛 陈冰 陈幼平 《仪表技术与传感器》 CSCD 北大核心 2011年第6期78-80,83,共4页

为了满足某高速高精IC设备的步进扫描运动控制系统中高精度数据实时传输的要求,设计了一种使用光纤作为通信介质的高速串行链接通信解决方案,描述了该通信协议的物理层、传输层和应用层。最后运用Verilog HDL语言在FPGA上编程实现。该... 为了满足某高速高精IC设备的步进扫描运动控制系统中高精度数据实时传输的要求,设计了一种使用光纤作为通信介质的高速串行链接通信解决方案,描述了该通信协议的物理层、传输层和应用层。最后运用Verilog HDL语言在FPGA上编程实现。该通信方案已经在运动控制卡和伺服控制板卡通信中得到应用,实践证明其具有可靠性高、传输数据准确、编程容易等优点。 展开更多

关键词 光纤 高速串行链接 通信协议 伺服控制卡

在线阅读 下载PDF 职称材料