期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
用白噪声源实现高速真随机码 被引量:2
1
作者 孙建伟 张胜利 +2 位作者 王绍伟 谢亮 祝宁华 《电子学报》 EI CAS CSCD 北大核心 2003年第8期1255-1256,共2页
本文分析了用白噪声产生高速真随机码的基本原理 .用HP346C宽带白噪声源和二级带有判决电路的D触发器 ,产生了高速非归零真随机码 。
关键词 白噪声 D触发器 高速真随机码
在线阅读 下载PDF
基于高速DG的伪随机序列及其产生研究 被引量:2
2
作者 师奕兵 吴月玲 《电子科技大学学报》 EI CAS CSCD 北大核心 2005年第6期790-793,共4页
针对专用伪随机序列发生器的不足,对基于高速数据发生器的伪随机序列及其产生作了较深入的研究。阐述了伪随机序列的几种码制和产生方式,提出了基于高速数据发生器的伪随机序列设计的一般原则和方法,并给出了典型伪随机序列在高速数据... 针对专用伪随机序列发生器的不足,对基于高速数据发生器的伪随机序列及其产生作了较深入的研究。阐述了伪随机序列的几种码制和产生方式,提出了基于高速数据发生器的伪随机序列设计的一般原则和方法,并给出了典型伪随机序列在高速数据发生器中的设计实现和实验结果。 展开更多
关键词 高速数据发生器 伪随机 序列 序列产生
在线阅读 下载PDF
基于余数系统与置换多项式的高速长周期伪随机序列生成方法 被引量:5
3
作者 马上 刘剑锋 +2 位作者 杨泽国 张艳 胡剑浩 《电子与信息学报》 EI CSCD 北大核心 2018年第1期42-49,共8页
低复杂度长周期数字伪随机序列在现代加密、通信等系统中具有广泛的应用。该文提出一种基于余数系统和有限域置换多项式的伪随机序列生成方法。该方法基于中国剩余定理将多个互质的小周期有限域随机序列进行单射扩展生成长周期数字伪随... 低复杂度长周期数字伪随机序列在现代加密、通信等系统中具有广泛的应用。该文提出一种基于余数系统和有限域置换多项式的伪随机序列生成方法。该方法基于中国剩余定理将多个互质的小周期有限域随机序列进行单射扩展生成长周期数字伪随机序列,置换多项式的迭代计算在多个并行的小动态范围有限域上进行,从而降低了硬件实现中迭代环路的计算位宽,提高了生成速率。该文还给出构建长周期伪随机序列的置换多项式参数选择方法和中国剩余定理优化方法,在现有技术平台下可轻易实现2^(100)以上的序列周期。同时,该方法具有极大的迭代多项式选择自由度,例如仅在q≡2(mod3)且q≤503的有限域上满足要求的置换多项式就有10905种。硬件实现结构简单,基于Xilinx XC7Z020芯片实现2^(90)的随机序列仅需20个18 kbit的BRAM和少量逻辑资源,无需乘法器,生成速率可达449.236 Mbps。基于NIST的测试表明序列具有良好的随机特性。 展开更多
关键词 伪随机序列 余数系统 置换多项式 高速 长周期 现场可编程逻辑门阵列
在线阅读 下载PDF
基于FPGA的多目标数字图像模拟器
4
作者 张维达 张甫恺 +1 位作者 邹悦 张秒 《仪表技术与传感器》 CSCD 北大核心 2022年第6期95-98,104,共5页
多目标跟踪是当前数字图像处理系统的主要研究方向之一,为了验证多目标数字图像处理器的跟踪性能,设计了具有标准Camera Link协议数字图像输出能力的多目标数字图像模拟器。采用XC7K160T FPGA作为数字图像模拟器的核心逻辑控制单元,利用... 多目标跟踪是当前数字图像处理系统的主要研究方向之一,为了验证多目标数字图像处理器的跟踪性能,设计了具有标准Camera Link协议数字图像输出能力的多目标数字图像模拟器。采用XC7K160T FPGA作为数字图像模拟器的核心逻辑控制单元,利用FPGA端的并行处理能力,生产多个伪随机数发生器,实现10个图像目标轨迹的随机独立规划。数字图像模拟器利用串并转换接口,将FPGA生成的数字图像转换为符合Camera Link协议标准的差分数字信号,数字图像的输出像素时钟提高至85 MHz,能够在1920×1080分辨率情况下,输出最高帧频400 Hz的8 bit位深灰度的数字图像。采用串口实时输出当前图像中目标的位置信息,用于检验后端数字图像处理器对目标提取的准确性以及处理延迟时间。 展开更多
关键词 多目标 数字图像源 高帧频 随机位序列生成器 Camera Link FPGA
在线阅读 下载PDF
一种基于相变存储器的高速读出电路设计 被引量:4
5
作者 李晓云 陈后鹏 +3 位作者 雷宇 李喜 王倩 宋志棠 《上海交通大学学报》 EI CAS CSCD 北大核心 2019年第8期936-942,共7页
通过对相变存储器中的读出电路进行改进,以提升存储器的读出速度;通过降低读出电路中灵敏放大器输出端电压摆幅,使得输出端电压提早到达交点,显著减小了读出时间;同时,基于中芯国际集成电路制造有限公司(SMIC)40 nm的互补金属氧化物半导... 通过对相变存储器中的读出电路进行改进,以提升存储器的读出速度;通过降低读出电路中灵敏放大器输出端电压摆幅,使得输出端电压提早到达交点,显著减小了读出时间;同时,基于中芯国际集成电路制造有限公司(SMIC)40 nm的互补金属氧化物半导体(CMOS)芯片制造工艺,利用8 Mb相变存储器芯片对改进的新型高速读出电路进行验证,并对新型电路的数据读出正确性进行仿真分析.结果表明:在读Set态相变电阻(执行Set操作后的低电阻)时,新型电路与传统读出电路的读出时间均小于1 ns;在读Reset态相变电阻(执行Reset操作后的高电阻)时,新型电路相比传统读出电路的读出速度提高了35.0%以上.同时,采用蒙特卡洛仿真方法所得Reset态相变电阻的读出结果表明:在最坏的情况下,相比传统读出电路的读出时间(111 ns),新型电路的读出时间仅为58 ns;新型电路在最低Reset态相变电阻(RGST=500 kΩ)时的读出正确率仍可达98.8%. 展开更多
关键词 相变存储器 读出电路 灵敏放大器 位线箝位电路 高速
在线阅读 下载PDF
空间激光通信中高速伪随机序列及多路器 被引量:4
6
作者 张德瑞 佟首峰 +1 位作者 宋延嵩 杨阳 《红外与激光工程》 EI CSCD 北大核心 2012年第11期3061-3064,共4页
在开展综合信息系统演示试验前,为了实现激光通信系统的单独测试,需对模拟的各种载荷选择性输出及对误码率进行测试。研制了一种基于FPGA的嵌入式智能多路器及高速伪随机序列生成器,设计高速并串转换电路及时钟电路实现高速伪随机序列... 在开展综合信息系统演示试验前,为了实现激光通信系统的单独测试,需对模拟的各种载荷选择性输出及对误码率进行测试。研制了一种基于FPGA的嵌入式智能多路器及高速伪随机序列生成器,设计高速并串转换电路及时钟电路实现高速伪随机序列的传输,速度可达3 Gbps,用于误码率测试。其中高速的伪随机序列速率智能可调,速率范围为750 M到3 G。设计兼容多种电平的差分多路器,数据传输的类型通过多路器选择性输出,输出的电平为固定的LVPECL。如:视音频的串行数据流,伪随机序列,模拟数据源。 展开更多
关键词 空间激光通信 高速串行传输 伪随机序列 多路器
在线阅读 下载PDF
伪随机序列和阵列的分层高速生成
7
作者 施文洪 陈进光 《电子科学学刊》 EI CSCD 1996年第4期369-376,共8页
本文提出了一种新型的高速生成伪随机序列和伪随机阵列的分层结构。该结构的原理是基于一种新的概念——多次插排,它是一般的序列插排(采样)的推广。该结构的核心是一个低速的线性反馈移位寄存器和一些分层排列的高速时分多路器。这种... 本文提出了一种新型的高速生成伪随机序列和伪随机阵列的分层结构。该结构的原理是基于一种新的概念——多次插排,它是一般的序列插排(采样)的推广。该结构的核心是一个低速的线性反馈移位寄存器和一些分层排列的高速时分多路器。这种新的结构比作者以前提出的各种生成结构的生成速度都要高得多。 展开更多
关键词 伪随机序列 伪随机阵列 高速生成 序列插排
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部