期刊文献+
共找到45篇文章
< 1 2 3 >
每页显示 20 50 100
超大规模集成电路布图规划方法研究综述 被引量:1
1
作者 史梓慧 欧阳丹彤 张立明 《吉林大学学报(理学版)》 北大核心 2025年第1期139-150,共12页
综述超大规模集成电路(VLSI)布图规划方法,探讨布图规划在集成电路设计中的重要性,以及其对芯片面积、互连线长和设计周期的影响.首先,回顾集成电路技术的发展历程,强调布图规划在确定模块位置、尺寸和旋转角度中的作用.其次,详细介绍4... 综述超大规模集成电路(VLSI)布图规划方法,探讨布图规划在集成电路设计中的重要性,以及其对芯片面积、互连线长和设计周期的影响.首先,回顾集成电路技术的发展历程,强调布图规划在确定模块位置、尺寸和旋转角度中的作用.其次,详细介绍4类主要的VLSI布图规划方法:直观构造方法、分析法、迭代法和基于机器学习的方法.再次,讨论两个VLSI设计领域中常用的基准数据集MCNC和GSRC对测试和评估布图设计方法的重要性.最后,总结布图规划领域的研究进展,并指出未来的研究方向. 展开更多
关键词 超大规模集成电路 布图规划 布局 构造法 分析法 迭代法 机器学习方法
在线阅读 下载PDF
基于张力微调和线长驱动的宏单元布局器
2
作者 朱彦臻 严浩鹏 +1 位作者 蔡述庭 高鹏 《电子与信息学报》 北大核心 2025年第7期2396-2404,共9页
随着重用方法学被引入到超大规模集成电路设计中,宏单元的使用率大幅提高。宏单元与标准单元之间巨大的尺寸差异给电路布局器带来了严峻的挑战。该文提出并实现了基于张力微调和线长驱动的宏单元布局器WIMPlace。该文方法结合了基于权... 随着重用方法学被引入到超大规模集成电路设计中,宏单元的使用率大幅提高。宏单元与标准单元之间巨大的尺寸差异给电路布局器带来了严峻的挑战。该文提出并实现了基于张力微调和线长驱动的宏单元布局器WIMPlace。该文方法结合了基于权重的分割方法和受液体表面张力原理启发的宏单元微调技术,以实现有效的宏放置。WIMPlace算法采用4步流程:预处理、预布局、宏微调和宏合法化,并在其中宏微调阶段合理利用标准单元密度和线长函数进行优化。该文采用DREAMPlace2.0布局工具作为后端布局器,并在现代混合尺寸(MMS)测试集上进行实验。实验结果表明,与学术界领先的混合尺寸布局器ePlace-MS和最新的DREAMPlace4.0结果相比,在总共16个案例中的15个中,该文所提的WIMPlace算法都实现了最短的线长(HPWL),这表明该文方法在优化线长方面非常有效。 展开更多
关键词 超大规模集成电路 布图规划 宏布局 混合尺寸布局 迭代布局
在线阅读 下载PDF
一种基于共轭次梯度算法的非光滑布图规划方法 被引量:1
3
作者 孙健 徐宁 +3 位作者 吴建 朱展洋 陈彧 胡建国 《计算机应用研究》 CSCD 北大核心 2024年第9期2751-2757,共7页
针对只有硬模块的布图规划问题,通常将其构建成组合优化模型,但求解过程时间成本高。为提高求解效率,提出了一种基于非光滑解析数学规划的布图规划算法。基于布图中器件的坐标表示,构建了一个泛化的非光滑解析数学规划模型,将不同场景... 针对只有硬模块的布图规划问题,通常将其构建成组合优化模型,但求解过程时间成本高。为提高求解效率,提出了一种基于非光滑解析数学规划的布图规划算法。基于布图中器件的坐标表示,构建了一个泛化的非光滑解析数学规划模型,将不同场景下的布图规划问题的不同优化阶段处理为该泛化模型的特例,并利用共轭次梯度算法(conjugate sub-gradient algorithm,CSA)对其进行求解。针对固定轮廓布图规划问题,通过统一框架下的全局布图规划、合法化、局部优化三个阶段,实现了在固定轮廓约束下的线长优化。针对无固定轮廓约束问题,提出了带黄金分割策略的共轭次梯度算法(conjugate sub-gradient algorithm with golden section strategy,CSA_GSS),利用黄金分割策略缩小固定轮廓的面积,达到面积和线长双优化的效果。实验在GSRC测试电路上与基于B*-树表示的布图规划算法进行比较,该算法对于大规模电路在线长和时间方面均占据优势。实验结果表明,该算法能以更低的时间复杂度获得更优的线长。 展开更多
关键词 大规模集成电路 布图规划 非光滑优化 固定轮廓 共轭次梯度法
在线阅读 下载PDF
基于Innovus混合放置的布局规划方法优化 被引量:1
4
作者 赵超峰 孙希延 +2 位作者 纪元法 肖有军 林孔成 《半导体技术》 北大核心 2024年第1期64-70,共7页
随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单... 随着集成电路后端设计中宏单元数量增多,传统布局规划方法效率低且耗时,而自动布局规划的混合放置(MP)技术存在物理规则违例数量多、电压降大和功耗高等问题。针对传统方式和MP方式的不足,提出了一种优化的MP布局规划方法,通过控制宏单元通道空间和标准单元密度大小、固定边界宏单元位置及脚本修复TSMC芯片集成检查(TCIC)违例的方法解决MP技术存在的问题。研究结果表明,优化的MP方式保留了MP技术的性能、功耗和面积(PPA)优势,且相比于传统方式布线长度优化了28%,时序违例优化了65%,功耗优化了609%。该方案可为多宏单元大规模设计的布局规划提供参考。 展开更多
关键词 布局规划 设计约束 参数调整 通道空间规划 优化的混合放置(MP)技术
在线阅读 下载PDF
应用深度学习模型预测复杂平面房间内的火灾温度场 被引量:2
5
作者 曾彦夫 李逸舟 黄鑫炎 《消防科学与技术》 CAS 北大核心 2024年第1期51-55,64,共6页
目前火灾探测系统的设计和评估主要依赖于经验模型,虽然这些模型简化了顶棚射流的特性,却未考虑建筑结构对火灾烟气行为的影响。因此,本研究采用了一种基于UNet架构的深度学习模型,以实现对复杂平面房间内顶棚下火灾温度场的快速而准确... 目前火灾探测系统的设计和评估主要依赖于经验模型,虽然这些模型简化了顶棚射流的特性,却未考虑建筑结构对火灾烟气行为的影响。因此,本研究采用了一种基于UNet架构的深度学习模型,以实现对复杂平面房间内顶棚下火灾温度场的快速而准确的预测。模型的训练数据包括136种不同火灾工况的数值模拟结果,其中包含各种房间平面布局、火源位置和房间高度的变化。研究结果表明,该模型能够在数秒内准确预测任何给定房间平面设计中的火灾温度场,准确率高达88%。该研究可为复杂建筑的消防系统设计和优化提供人工智能视角的参考。 展开更多
关键词 火灾温度场 火灾探测 建筑防火设计 复杂建筑平面 智慧消防
在线阅读 下载PDF
面向软模块的稳定固定边框布图规划算法 被引量:6
6
作者 杜世民 夏银水 +2 位作者 储著飞 黄诚 杨润萍 《电子与信息学报》 EI CSCD 北大核心 2014年第5期1258-1265,共8页
该文提出一种稳定的面向软模块的固定边框布图规划算法。该算法基于正则波兰表达式(Normalized Polish Expression,NPE)表示,提出一种基于形状曲线相加和插值技术的计算NPE最优布图的方法,并运用模拟退火(Simulation Annealing,SA)算法... 该文提出一种稳定的面向软模块的固定边框布图规划算法。该算法基于正则波兰表达式(Normalized Polish Expression,NPE)表示,提出一种基于形状曲线相加和插值技术的计算NPE最优布图的方法,并运用模拟退火(Simulation Annealing,SA)算法搜索最优解。为了求得满足固定边框的布图解,提出一种基于删除后插入(Insertion After Delete,IAD)算子的后布图优化方法。对8个GSRC和MCNC电路的实验结果表明,所提出算法在1%空白面积率的边框约束下的布图成功率接近100%,在总线长上较已有文献有较大改进,且在求解速度上较同类基于SA的算法有较大优势。 展开更多
关键词 布图规划 固定边框 后布图优化 删除后插入算子 形状曲线相加
在线阅读 下载PDF
2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法 被引量:6
7
作者 王伟 张欢 +4 位作者 方芳 陈田 刘军 李欣 邹毅文 《电子学报》 EI CAS CSCD 北大核心 2012年第5期971-976,共6页
三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且... 三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低. 展开更多
关键词 三维芯片 布图规划 过硅通孔 热量 互连线功耗
在线阅读 下载PDF
基于权重的超大规模集成电路布图规划算法 被引量:6
8
作者 赵长虹 陈建 +2 位作者 周电 周晓方 孙劼 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第7期994-998,共5页
针对超大规模集成电路布图规划问题各个模块的面积以及长边长度的不同,提出权重的概念,并根据各个模块权重的不同;在优化过程中以不同概率选择相应的模块,克服了原有算法以相同的概率选择各个模块的缺点,达到了更好的布图规划效果.
关键词 布图规划 权重
在线阅读 下载PDF
一种求解矩形块布局问题的拟物拟人算法 被引量:7
9
作者 黄文奇 陈端兵 《计算机科学》 CSCD 北大核心 2005年第11期182-186,共5页
在VLSI工作中提出了矩形块布局问题,对这一问题,国内外学者提出了诸如模拟退火算法,遗传算法等求解算法。本文以人类上万年以来形成的经验为基础,利用“占角”和“聚类”两个拟物拟人的思想策略,提出了基于最大穴度优先的拟物拟人布局... 在VLSI工作中提出了矩形块布局问题,对这一问题,国内外学者提出了诸如模拟退火算法,遗传算法等求解算法。本文以人类上万年以来形成的经验为基础,利用“占角”和“聚类”两个拟物拟人的思想策略,提出了基于最大穴度优先的拟物拟人布局算法。用本文提出的算法,对MCNC、GSRC两个典型测试算例的所有实例进行了实算测试,测试结果表明:计算所得布局结果的优度高,计算时间短。对MCNC和GSRC测试算例,除apte实例外,其它所有实例均得到了最优解,而计算时间都在10秒以内。与CBL算法、遗传算法和号称当今最好的CompaSS算法相比,本文算法所得结果的优度更高,计算时间更短。进一步的测试表明,本文提出的拟物拟人布局算法为当今的一种高效算法。 展开更多
关键词 PACKING VLSI布图规划 拟物拟人算法 占角动作 聚类 布局问题 求解算法 矩形 COMPASS 计算时间
在线阅读 下载PDF
求解二维矩形Packing面积最小化问题的动态归约算法 被引量:3
10
作者 何琨 姬朋立 李初民 《软件学报》 EI CSCD 北大核心 2013年第9期2078-2088,共11页
二维矩形Packing面积最小化问题(rectangle packing area minimization problem,简称RPAMP)是具有NP难度的高复杂度的布局优化问题,也是大规模集成电路设计中floorplanning问题的一个核心问题.通过动态构造矩形框的宽和高,将求解一个RP... 二维矩形Packing面积最小化问题(rectangle packing area minimization problem,简称RPAMP)是具有NP难度的高复杂度的布局优化问题,也是大规模集成电路设计中floorplanning问题的一个核心问题.通过动态构造矩形框的宽和高,将求解一个RPAMP转化为求解一组二维矩形Packing判定问题(rectangle packing decision problem,简称RPDP).在求解RPDP的最大适配度算法的基础上,进一步考虑了当前动作对全局紧凑性的影响,评估了当前动作对局部空间的损害程度,设计了求解RPDP的最小损害度算法.然后,结合矩形框宽、高的动态构造方法,设计得到求解RPAMP的最终算法.对15个相关的RPAMP算例(包括著名的MCNC算例和GSRC算例)进行了测试.更新了其中9个算例的最好记录,另有2个与当前的最好记录持平.得到了98.50%的平均填充率,将国内外文献中已见报道的最高平均填充率提高了0.85%. 展开更多
关键词 NP难度 布局优化 布图规划 面积最小化 启发式
在线阅读 下载PDF
平面布局的蚁群算法 被引量:7
11
作者 鲁强 陈明 《计算机应用》 CSCD 北大核心 2005年第5期1019-1021,共3页
为提高平面布局的优化结果和效率,使用蚁群算法作为平面布局优化算法。在算法中定义B* tree结构来描述布局空间,定义模块布局利用率作为信息素,使得占用面积小的局部模块之间的依赖关系加强,引入蚁群的变异特征来加快算法的收敛效率。... 为提高平面布局的优化结果和效率,使用蚁群算法作为平面布局优化算法。在算法中定义B* tree结构来描述布局空间,定义模块布局利用率作为信息素,使得占用面积小的局部模块之间的依赖关系加强,引入蚁群的变异特征来加快算法的收敛效率。通过试验表明,蚁群算法同模拟退火算法相比,在解决硬模块(hardmodule)的平面布局问题时,能够得到较优化布局的结果和较快的运行效率。 展开更多
关键词 蚁群算法 平面布局 B*-tree
在线阅读 下载PDF
混合模式自动布局系统EMMP的设计与实现 被引量:2
12
作者 杨长旗 洪先龙 +1 位作者 周强 蔡懿慈 《计算机工程与应用》 CSCD 北大核心 2004年第20期1-3,223,共4页
混合模式电路的特征是在大量的标准单元电路中混入一些电路宏模块,这些宏模块的大小和数量在不同的电路中存在着巨大的差异,给现有的布局技术带来了巨大的挑战,使得一些商业的布局软件无能为力。文章介绍了一种混合模式自动布局系统EMMP... 混合模式电路的特征是在大量的标准单元电路中混入一些电路宏模块,这些宏模块的大小和数量在不同的电路中存在着巨大的差异,给现有的布局技术带来了巨大的挑战,使得一些商业的布局软件无能为力。文章介绍了一种混合模式自动布局系统EMMP,该系统采用划分、模块级规划、单元级总体布局和详细布局等技术相结合的方式,在统一的数据环境基础之上,自动完成电路所有单元的布局定位任务。实验数据表明,该系统能够适应不同类型的混合模式电路的布局,并能够在合理的运行时间里获得线长指标优良的布局质量。 展开更多
关键词 混合模式布局 标准单元 宏模块 EMMP 划分 规划
在线阅读 下载PDF
一种改进的基于粒子群的三维片上网络优化布局算法 被引量:1
13
作者 宋国治 张大坤 +2 位作者 涂遥 黄翠 王莲莲 《计算机科学》 CSCD 北大核心 2015年第7期114-117,124,共5页
提出了一种改进的基于粒子群算法的优化布局算法(Improved Particle Swarm Optimization,IPSO)来替换原有的基于模拟退火(Simulated Annealing,SA)算法的优化布局算法,使其更加适用于大型三维片上网络的仿真。通过比较这两种算法的基本... 提出了一种改进的基于粒子群算法的优化布局算法(Improved Particle Swarm Optimization,IPSO)来替换原有的基于模拟退火(Simulated Annealing,SA)算法的优化布局算法,使其更加适用于大型三维片上网络的仿真。通过比较这两种算法的基本思想,给出了这两种算法的实现步骤并详细介绍了IPSO算法的改进思路。最后利用一款现有的三维片上网络仿真器进行了仿真验证。结果表明,提出的IPSO算法比原来的SA算法更适用于大型三维片上网络的仿真。 展开更多
关键词 三维片上网络 布局算法 退火算法 粒子群优化算法
在线阅读 下载PDF
一种有效的面向软模块的VLSI布图规划算法 被引量:1
14
作者 杜世民 夏银水 +1 位作者 黄诚 杨润萍 《计算机工程与应用》 CSCD 2014年第4期50-56,68,共8页
随着VLSI设计规模和复杂度的提高,以可复用IP为代表的软模块得到了广泛的应用,针对软模块的布图规划问题随之变得日益重要。基于正则波兰表达式(NPE)表示,提出了一种形状曲线相加算法来处理软模块之间的组合运算,可获得每个布图解下最... 随着VLSI设计规模和复杂度的提高,以可复用IP为代表的软模块得到了广泛的应用,针对软模块的布图规划问题随之变得日益重要。基于正则波兰表达式(NPE)表示,提出了一种形状曲线相加算法来处理软模块之间的组合运算,可获得每个布图解下最优的布图实现。通过回溯算法来确定每个模块的位置及形状,并将它们集成到模拟退火算法的流程之内。应用MCNC和GSRC电路对算法进行了测试,结果表明该算法解决软模块的布图规划问题是可行和有效的。 展开更多
关键词 布图规划 软模块 形状曲线相加 回溯 模拟退火算法
在线阅读 下载PDF
电压岛驱动的多级布图规划优化算法 被引量:1
15
作者 杜世民 夏银水 +1 位作者 储著飞 杨润萍 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2015年第6期184-190,共7页
针对多电压布图算法速度较慢、空白面积较高这一问题,提出了一种电压岛驱动的多级布图规划优化方法.首先,以功耗为优化目标,应用线性整数规划分配模块电压,将相同电压的模块划分至同一电压岛;其次,提出一种基于枚举和形状曲线相加的快... 针对多电压布图算法速度较慢、空白面积较高这一问题,提出了一种电压岛驱动的多级布图规划优化方法.首先,以功耗为优化目标,应用线性整数规划分配模块电压,将相同电压的模块划分至同一电压岛;其次,提出一种基于枚举和形状曲线相加的快速方法对所得各电压岛进行布图;最后,构建一个线性规划模型来求解通过交换布图解中模块位置来减少线长的问题,对线长做进一步优化.实验结果表明,和已有方法相比,该方法在算法速度和芯片空白面积率方面有较明显优势. 展开更多
关键词 低功耗 布图规划 多电压 电压岛 多级优化
在线阅读 下载PDF
固定边框的多电压布图规划算法 被引量:1
16
作者 杜世民 夏银水 +1 位作者 杨润萍 钱利波 《电子学报》 EI CAS CSCD 北大核心 2017年第8期1873-1881,共9页
多电压设计是应对SoC功耗挑战的一种有效方法,但会带来线长、面积等的开销。为减少线长、芯片的空白面积及提高速度,提出了一种改进的固定边框多电压布图方法.对基于NPE(Normalized Polish Expression)表示的布图解,采用形状曲线相加算... 多电压设计是应对SoC功耗挑战的一种有效方法,但会带来线长、面积等的开销。为减少线长、芯片的空白面积及提高速度,提出了一种改进的固定边框多电压布图方法.对基于NPE(Normalized Polish Expression)表示的布图解,采用形状曲线相加算法来计算其最优的布图实现,并通过增量计算方法来减少计算NPE及多电压分配的时间.为使所得布图解满足给定的边框约束,提出了一个考虑固定边框约束的目标函数,并采用删除后插入(Insertion after Delete,IAD)算子对SA求得布图解进行后优化.实验结果表明,和已有方法相比,所提出方法在线长和空白面积率方面有较明显优势,且所有电路在不同高宽比、不同电压岛数下均实现了极低的空白面积率(<<1%). 展开更多
关键词 低功耗 多电压 布图规划 固定边框
在线阅读 下载PDF
一种考虑集中约束的平面布图规划算法 被引量:1
17
作者 王琳凯 赵长虹 +1 位作者 陈珊珊 周晓方 《小型微型计算机系统》 CSCD 北大核心 2010年第4期726-730,共5页
在超大规模集成电路(VLSI)物理设计中,将更多约束实现放在更高的设计阶段考虑可以有效的加速设计收敛,减少设计时间.文中针对宏模块平面布图规划中约束的实现方法进行了分析和研究,基于B*-tree表示方法提出一种考虑集中约束(clustering ... 在超大规模集成电路(VLSI)物理设计中,将更多约束实现放在更高的设计阶段考虑可以有效的加速设计收敛,减少设计时间.文中针对宏模块平面布图规划中约束的实现方法进行了分析和研究,基于B*-tree表示方法提出一种考虑集中约束(clustering constraints)的平面布图规划算法,针对布图规划中集中约束的实现取得了较好效果. 展开更多
关键词 布图规划 约束 B*-tree 集中约束
在线阅读 下载PDF
异构三维片上网络布局优化的超图划分算法 被引量:1
18
作者 宋国治 张大坤 +2 位作者 马杰超 涂遥 刘畅 《计算机科学与探索》 CSCD 北大核心 2016年第6期811-821,共11页
片上网络作为一种将大量嵌入式内核集成到单个晶圆片上的可行性技术,与传统片上系统相比,更能应对未来需要更大规模集成内核的挑战,从而得到了更广泛的应用。然而,目前大多数对片上网络的研究是在规则的架构上进行的,即假定所有单元片... 片上网络作为一种将大量嵌入式内核集成到单个晶圆片上的可行性技术,与传统片上系统相比,更能应对未来需要更大规模集成内核的挑战,从而得到了更广泛的应用。然而,目前大多数对片上网络的研究是在规则的架构上进行的,即假定所有单元片面积相同,但是这种假设过于理想化。因此,基于异构布局的三维片上网络的研究是非常有必要的,而其中网络单元的合理划分对片上网络的性能有着重要的影响。介绍了基于异构布局的三维片上网络架构,并将超大规模集成网络中的单元映射成一张超图,并且对此超图进行了多级划分。在算法框架的不同阶段,介绍了常见的算法,并且对相应算法的潜在问题进行分析,随后对这几种算法进行改进以提高片上网络的性能。最后,通过对几个常见的超大规模集成单元数据集进行实验分析,比较了不同阶段的算法对该片上网络各个性能的影响,并得出各个数据集上最优的hMetis算法框架。 展开更多
关键词 三维片上网络 异构布局 超图划分 hMetis
在线阅读 下载PDF
面向实时图像处理应用的BAP1024芯片设计 被引量:1
19
作者 来金梅 张明 +1 位作者 姚庆栋 陈晓初 《电子学报》 EI CAS CSCD 北大核心 2000年第8期69-71,共3页
本文给出了研制中的 0 35 μmCMOS工艺的超大规模并行阵列处理芯片BAP10 2 4(Bit serialArrayProces sorwith 10 2 4processelements)的主要结构。
关键词 实时图像处理 CMOS BAP1024 VLSI
在线阅读 下载PDF
实现宏单元高质量自动摆放的约束 被引量:2
20
作者 陈力颖 陈旭洲 +1 位作者 李勇 刘宏伟 《天津工业大学学报》 CAS 北大核心 2021年第6期61-65,共5页
为实现宏单元(Macro)的自动摆放,针对Innovus的超级命令PlanDesign展开研究,分别以Module与Marco作为目标种子,对不同约束条件进行多次实验,得出结果最佳的约束条件,并将实验结果与已经流片的Floorplan在时序、时间、功耗和时钟关键节... 为实现宏单元(Macro)的自动摆放,针对Innovus的超级命令PlanDesign展开研究,分别以Module与Marco作为目标种子,对不同约束条件进行多次实验,得出结果最佳的约束条件,并将实验结果与已经流片的Floorplan在时序、时间、功耗和时钟关键节点分布进行对比。结果表明:2种自动摆放Macro的约束条件均可以比人工节省80%的时间;功耗分别下降约5%和3.3%;时钟关键节点更加密集。 展开更多
关键词 宏单元 布图规划 约束 自动摆放
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部