期刊文献+
共找到70篇文章
< 1 2 4 >
每页显示 20 50 100
基于EHW和RBT的电路故障自修复策略性能分析 被引量:7
1
作者 张峻宾 蔡金燕 孟亚峰 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2016年第11期2423-2435,共13页
在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化(EHW)的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度... 在诸如深空、深海等特殊环境中的电子电路,传统的基于冗余容错技术提高电子系统可靠性的方法受到了很大程度的限制,进而基于硬件演化(EHW)的故障自修复策略开始被广泛研究。但是后者也存在一些弊端,如存在电路演化规模大、电路演化速度慢、故障修复能力有限等问题。因此,在前期工作中,提出了基于EHW和补偿平衡技术(RBT)的电路故障自修复策略。通过从故障自修复能力、故障修复速度、硬件资源消耗等角度对比分析,相比于常规的基于EHW的故障自修复策略,基于EHW和RBT的电路故障自修复策略的故障修复方法灵活、故障修复类型多,且能缩减电路演化规模、缩短电路演化时间、提高电路修复速度、硬件资源消耗可控,其可行性和有效性得到了论证,具有重要的工程应用价值。 展开更多
关键词 硬件演化(ehw) 故障自修复 补偿平衡技术(RBT) 矫正电路(RTC) 故障在线修复
在线阅读 下载PDF
基于EHW和双机热备技术的故障自修复电路系统设计 被引量:3
2
作者 张峻宾 蔡金燕 +2 位作者 孟亚峰 许杰 孙也尊 《微电子学与计算机》 CSCD 北大核心 2016年第5期124-126,132,共4页
在充分利用EHW技术的自组织、自适应及自修复优点的基础之上,权衡传统冗余容错技术的可靠性和硬件资源消耗等指标,提出了EHW与双机热备技术相结合的故障自修复电路系统.对电路系统的模型进行了设计,对故障自修复流程进行了深入分析.基于... 在充分利用EHW技术的自组织、自适应及自修复优点的基础之上,权衡传统冗余容错技术的可靠性和硬件资源消耗等指标,提出了EHW与双机热备技术相结合的故障自修复电路系统.对电路系统的模型进行了设计,对故障自修复流程进行了深入分析.基于EHW和双机热备技术的故障自修复电路系统具有重要的工程应用价值. 展开更多
关键词 硬件演化 冗余容错 双机热备技术 故障自修复 电路设计
在线阅读 下载PDF
硬件进化(EHW)的研究与进展
3
作者 方潜生 《安徽建筑工业学院学报(自然科学版)》 2004年第6期1-7,共7页
硬件进化(EHWEvolvableHardware)是20世纪90年代初发展起来的一门新兴的交叉学科。EHW背后蕴涵的关键动机之一是在可重构硬件平台上模拟自然进化的过程。近几年的研究进展表明EHW为硬件设计自动化、并最终实现硬件自组织、自适应和自修... 硬件进化(EHWEvolvableHardware)是20世纪90年代初发展起来的一门新兴的交叉学科。EHW背后蕴涵的关键动机之一是在可重构硬件平台上模拟自然进化的过程。近几年的研究进展表明EHW为硬件设计自动化、并最终实现硬件自组织、自适应和自修复开辟了一条新途径,为自然科学与工程技术的结合描绘了迷人的前景,开创了一门新的学科——进化电子学。开展EHW的理论与技术研究具有巨大的实用价值和重大的理论意义,一旦EHW得到充分实现,它将开辟进化工程这一具有重大价值和广阔应用前景的新兴产业,特别是在工业、航空航天以及军事上的巨大应用潜力。 展开更多
关键词 硬件进化 进化算法 可重构硬件平台
在线阅读 下载PDF
三进制编码实现硬件演化方法研究 被引量:9
4
作者 张峻宾 蔡金燕 +1 位作者 李丹阳 潘刚 《微电子学与计算机》 CSCD 北大核心 2013年第3期1-4,共4页
针对硬件演化在演化算法中采用定长染色体编码结构位串,其编码过长会造成演化速度慢、成本高等缺点,提出基于三进制编码实现演化算法的方法.利用Matlab矩阵运算的优势,采用遗传算法实现演化算法,找到最优电路编码矩阵,得到了最佳电路函... 针对硬件演化在演化算法中采用定长染色体编码结构位串,其编码过长会造成演化速度慢、成本高等缺点,提出基于三进制编码实现演化算法的方法.利用Matlab矩阵运算的优势,采用遗传算法实现演化算法,找到最优电路编码矩阵,得到了最佳电路函数表达式.实例反映了三进制编码比定长染色体编码规模小,遗传算法中采用多点定向变异具有收敛速度快等优点,证明了三进制编码演化算法的有效性. 展开更多
关键词 硬件演化 演化算法 遗传算法 故障诊断
在线阅读 下载PDF
可演化TMR容错表决电路的设计研究 被引量:2
5
作者 吴会丛 刘尚合 +1 位作者 赵强 原亮 《半导体技术》 CAS CSCD 北大核心 2006年第5期370-373,共4页
在高温、辐射等恶劣环境下微电子设备的可靠性要求越来越高,利用演化硬件(EHW)原理,将EHW技术与三模块冗余(TMR)容错技术相结合,在FPGA上实现可演化的TMR表决电路,使硬件本身具有自我重构和自修复能力,大大提高了系统的可靠性。
关键词 演化硬件 三模冗余 现场可编程门阵列
在线阅读 下载PDF
基于可进化硬件的容错技术及其原理 被引量:6
6
作者 龚健 杨孟飞 《航天控制》 CSCD 北大核心 2006年第6期72-76,80,共6页
可进化硬件容错技术是一种模仿生物进化过程的容错方法,现已成为世界各国容错计算技术领域新的研究方向。可进化硬件不是采用传统的静态冗余技术,而是利用其本身固有的特性实现容错。重点论述可进化硬件技术的2个基本要素,并分析其实现... 可进化硬件容错技术是一种模仿生物进化过程的容错方法,现已成为世界各国容错计算技术领域新的研究方向。可进化硬件不是采用传统的静态冗余技术,而是利用其本身固有的特性实现容错。重点论述可进化硬件技术的2个基本要素,并分析其实现容错的原理。 展开更多
关键词 可进化硬件 容错 进化算法 遗传算法 可编程器件
在线阅读 下载PDF
具有在线修复能力的强容错三模冗余系统设计及实验研究 被引量:34
7
作者 姚睿 王友仁 +1 位作者 于盛林 陈则王 《电子学报》 EI CAS CSCD 北大核心 2010年第1期177-183,共7页
为提高太空恶劣环境中电子系统的可靠性,提出了一种具有芯片级在线修复能力的强容错三模冗余(TMR)系统结构及设计方法,可在不影响系统正常工作的前提下实现故障模块的在线修复.该系统采用TMR结构,可实时检测定位故障模块;模块采用组件... 为提高太空恶劣环境中电子系统的可靠性,提出了一种具有芯片级在线修复能力的强容错三模冗余(TMR)系统结构及设计方法,可在不影响系统正常工作的前提下实现故障模块的在线修复.该系统采用TMR结构,可实时检测定位故障模块;模块采用组件备份法设计,故障发生时可通过备件切换法快速自修复,模块中每个故障组件均可通过进化进行修复;并通过异构冗余降低2个以上模块同时故障的概率.以具有片内三模冗余的三阶高密度双极性(HDB3)编码器系统设计为例,对系统结构和各种容错修复机制进行了验证,结果表明系统可靠性得到很大提高. 展开更多
关键词 航天器 电子设备 容错技术 进化硬件 三模冗余 HDB3编码器
在线阅读 下载PDF
一种用于演化硬件的染色体编码新方法 被引量:12
8
作者 赵曙光 杨万海 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2000年第6期778-780,共3页
简要介绍了演化硬件的基本概念和主要研究方向 ,提出并研究了一种基于“最小项表达式”的染色体编码新方法 .通过理论计算和计算机仿真对该编码方法的性能进行了初步检验 ,表明在设计输入端个数较少的电路时效果较好 .
关键词 演化硬件 遗传算法 染色体表达
在线阅读 下载PDF
基于多目标遗传算法的模拟电路进化设计方法 被引量:9
9
作者 赵曙光 焦李成 +1 位作者 王宇平 杨万海 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第3期342-346,共5页
提出一种面向电路进化设计的多目标自适应遗传算法,利用均匀设计技术合成多个适应度函数以提高搜索方向的空间均匀性,利用基于元件标称值的网表形式高效编码方案来支持电路结构自动生成和提高设计结果的实用性,利用基于均匀设计的多个... 提出一种面向电路进化设计的多目标自适应遗传算法,利用均匀设计技术合成多个适应度函数以提高搜索方向的空间均匀性,利用基于元件标称值的网表形式高效编码方案来支持电路结构自动生成和提高设计结果的实用性,利用基于均匀设计的多个体交叉算子来提高交叉操作的效率和采样均匀性,利用跟随遗传进程并区别不同基因位的遗传概率调整策略来提高进化效率和全局收敛率.实验结果表明,该方法可用较小的运算量获得符合设计目标的多种设计结果. 展开更多
关键词 电路进化设计 均匀设计 自适应遗传算法 多目标优化 可进化硬件
在线阅读 下载PDF
采用主流FPGA的数字电路在线生长进化方法 被引量:6
10
作者 姚睿 于盛林 +2 位作者 王友仁 高桂军 张砦 《南京航空航天大学学报》 EI CAS CSCD 北大核心 2007年第5期582-587,共6页
采用主流FPGA器件构建了在线进化平台,提出了一种适合较大规模数字电路在线进化的生长进化方法。该方法模拟植物生长机理进化以解决进化速度缓慢问题,采用增长验证评估方法取代传统的穷举式验证评估方法来解决在线验证评估难题;应用免... 采用主流FPGA器件构建了在线进化平台,提出了一种适合较大规模数字电路在线进化的生长进化方法。该方法模拟植物生长机理进化以解决进化速度缓慢问题,采用增长验证评估方法取代传统的穷举式验证评估方法来解决在线验证评估难题;应用免疫遗传算法克服遗传算法的早熟收敛问题;采用多参数级联十进制整数编码方法缩短染色体长度;采用生长进化方法成功地进化出了16位加法器和8位乘法器。对比实验结果表明,采用生长进化方法无论是进化出的电路规模,还是进化速度均优于传统的直接进化方法。 展开更多
关键词 进化硬件 生长进化 数字电路 在线验证评估 免疫遗传算法
在线阅读 下载PDF
基于演化硬件技术实现武器系统自修复的研究 被引量:5
11
作者 管维荣 周海云 +1 位作者 赵强 原亮 《火力与指挥控制》 CSCD 北大核心 2007年第9期17-19,共3页
演化硬件通过演化的方式实现电路功能,可看作是演化算法和可编程逻辑器件的有机结合。演化硬件通过演化算法可实现自身结构重构,使系统具有自适应性、自组织、自修复特性。基于演化硬件这些特性,提出了一种武器系统维护的新方法——自... 演化硬件通过演化的方式实现电路功能,可看作是演化算法和可编程逻辑器件的有机结合。演化硬件通过演化算法可实现自身结构重构,使系统具有自适应性、自组织、自修复特性。基于演化硬件这些特性,提出了一种武器系统维护的新方法——自修复。首先介绍了演化硬件的基本理论,然后介绍了演化硬件用于实现武器系统自修复的工作原理及其优点,以及所需的关键技术。 展开更多
关键词 演化硬件 武器系统 维护 可编程逻辑器件
在线阅读 下载PDF
外部型数字电路进化设计研究 被引量:1
12
作者 吴会丛 宋学军 +2 位作者 赵强 原亮 刘尚合 《半导体技术》 CAS CSCD 北大核心 2007年第2期150-153,共4页
提出了一种在恶劣环境下实现电路系统高可靠运行的新方法。简要介绍了EHW的基本概念和工作原理,以四选一多路选择器为例阐述了电路的进化设计过程,证明了演化算法的收敛性和演化硬件理论的可行性,为最终研究硬件电路的自适应和自修复奠... 提出了一种在恶劣环境下实现电路系统高可靠运行的新方法。简要介绍了EHW的基本概念和工作原理,以四选一多路选择器为例阐述了电路的进化设计过程,证明了演化算法的收敛性和演化硬件理论的可行性,为最终研究硬件电路的自适应和自修复奠定了基础。 展开更多
关键词 演化硬件 遗传算法 可编程芯片 数字电路
在线阅读 下载PDF
多核虚拟可重构结构加速逻辑电路演化设计的研究 被引量:2
13
作者 王进 李丽芳 任小龙 《高技术通讯》 CAS CSCD 北大核心 2012年第4期340-347,共8页
提出了一种用基于多核虚拟可重构结构(MuViRaC)的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略,将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以... 提出了一种用基于多核虚拟可重构结构(MuViRaC)的内部演化硬件来加速组合逻辑电路演化设计过程的方法。其主要思想是依据增量演化中的输出函数分解策略,将一个组合逻辑电路分解为多个具有更少输出的子电路。每个子电路在MuViRaC上以两阶段并行演化的方式进行演化。MuViRaC在CeloxicaRCl000PCI板上的XilinxVirtexxcv2000EFPGA上实现。MuViRaC分别被应用于演化3位乘法器和3位加法器。试验结果证明MuViRaC能够有效地减少组合逻辑电路的演化代数和演化时间。 展开更多
关键词 数字电路 逻辑电路 演化硬件(ehw) 演化算法(EA) 并行算法
在线阅读 下载PDF
Bagging选择性集成演化硬件DNA微阵列数据分类方法 被引量:1
14
作者 王进 冉仟元 +1 位作者 丁凌 赵蕊 《高技术通讯》 CAS CSCD 北大核心 2013年第12期1236-1241,共6页
为了提高演化硬件(EHW)分类系统的泛化能力和减少硬件代价,提出了一种用于DNA微阵列数据分类的演化硬件多分类器选择性集成学习方法。重点讨论了基于Bagging的选择性集成学习策略和基于虚拟可重构结构的演化硬件分类系统构架。通过对原... 为了提高演化硬件(EHW)分类系统的泛化能力和减少硬件代价,提出了一种用于DNA微阵列数据分类的演化硬件多分类器选择性集成学习方法。重点讨论了基于Bagging的选择性集成学习策略和基于虚拟可重构结构的演化硬件分类系统构架。通过对原始数据训练集的随机重采样生成训练子集完成对演化硬件基分类器的训练,并选择其中识别率较高的基分类器进行集成以获得更高的分类性能。演化硬件分类系统对DNA微阵列数据的学习与分类均在Xilinx Virtex xcv2000E FPGA硬件平台上实现。通过对急性白血病和肺癌数据集的对比实验表明:相对于传统演化硬件集成学习方法,这种方法在保证较高识别率的基础上有效降低了硬件代价,且具有更短的学习时间和较强的泛化能力。 展开更多
关键词 演化硬件(ehw) BAGGING DNA微阵列 选择性集成
在线阅读 下载PDF
进化型模拟滤波器的并行进化方法 被引量:8
15
作者 乔双 李尧 王洪刚 《电子器件》 CAS 2004年第3期456-458,共3页
为了提高硬件进化的速度 ,我们以 fc=1 0 0 0 Hz、K=3 6四阶切比雪夫低通滤波器的进化为例 ,提出了一种并行进化方法。用 6个群体同时进化 ,得到符合要求的电路。
关键词 模拟进化型硬件 并行遗传算法 滤波器
在线阅读 下载PDF
面向复杂电磁环境的容错电路系统设计技术 被引量:6
16
作者 张峻宾 蔡金燕 孟亚峰 《西安交通大学学报》 EI CAS CSCD 北大核心 2017年第2期53-59,共7页
为解决复杂电磁环境中冗余容错电路系统容错形式单一、容错能力有限、冗余单元利用不充分和可靠性低等问题,提出了一种新颖的交互式-协同故障容错(ICFT)技术。根据整个电路系统预期输出信号,利用硬件本身冗余无故障单元替换故障单元。... 为解决复杂电磁环境中冗余容错电路系统容错形式单一、容错能力有限、冗余单元利用不充分和可靠性低等问题,提出了一种新颖的交互式-协同故障容错(ICFT)技术。根据整个电路系统预期输出信号,利用硬件本身冗余无故障单元替换故障单元。结合硬件演化(EHW)和补偿平衡技术(RBT),当冗余无故障单元不足时,采用被动式ICFT技术对既有故障实现容错。当采用被动式ICFT技术失败时,采用主动式ICFT技术,通过注入故障并重新分配子电路功能实现容错。仿真结果表明:与常规冗余容错(CRFT)和硬件演化(EHW)相结合的技术CRFT-EHW相比,采用ICFT技术能够容忍的工作电路最大故障单元累积量为41个,远大于采用CRFT-EHW技术时的16个。 展开更多
关键词 复杂电磁环境 冗余容错 容错电路 硬件演化 交互式-协同
在线阅读 下载PDF
基于基因表达式程序设计的电路优化算法研究 被引量:4
17
作者 颜雪松 时晨 黄士坦 《微电子学与计算机》 CSCD 北大核心 2008年第1期120-122,126,共4页
基于Xilinx Virtex-Ⅱ系列FPGA控制逻辑块(CLB)矩阵特点以及每一个控制逻辑块能实现任何2输入1输出的逻辑功能的特点,提出了一种基于基因表达式程序设计的电路优化算法。在该算法中染色体由按线性方式连接的逻辑单元矩阵组成,采用的遗... 基于Xilinx Virtex-Ⅱ系列FPGA控制逻辑块(CLB)矩阵特点以及每一个控制逻辑块能实现任何2输入1输出的逻辑功能的特点,提出了一种基于基因表达式程序设计的电路优化算法。在该算法中染色体由按线性方式连接的逻辑单元矩阵组成,采用的遗传操作包括变异和杂交,并利用真值表进行适应度评估。实验证明,所得到的电路结构优于传统方法。 展开更多
关键词 基因表达式 电路优化 演化硬件 遗传操作
在线阅读 下载PDF
基于演化硬件的硬件重构编码方案及演化算法研究 被引量:2
18
作者 王婷 兰巨龙 邬钧霆 《通信学报》 EI CSCD 北大核心 2012年第8期35-41,共7页
基于柔性网络技术背景,面向SRAM结构的FPGA平台,提出一种基于LUT(look up table)结构的二维映射函数增量染色体编码方案(PMFICC,planar mapped function increments chromosome coding),该方案利用二进制配置文件串双平面映射方式进行... 基于柔性网络技术背景,面向SRAM结构的FPGA平台,提出一种基于LUT(look up table)结构的二维映射函数增量染色体编码方案(PMFICC,planar mapped function increments chromosome coding),该方案利用二进制配置文件串双平面映射方式进行编码变换,可有效提高硬件的重构效率。同时在该方案的基础上引入局部优化机制,提出一种改进的差分演化(MDE,modified differential evolution)算法,该算法可有效提高收敛速度和全局优化效率。最后对该算法进行了仿真验证,结果表明:MDE算法改进了差分演化算法容易陷入局部最优的不足,可以更加逼近实际最优解。 展开更多
关键词 演化硬件 硬件重构 染色体编码 元素图 差分演化
在线阅读 下载PDF
基于改进二分查找的VRC快速故障定位技术 被引量:1
19
作者 蔡金燕 张峻宾 孟亚峰 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2017年第11期151-157,共7页
针对虚拟可重构电路(virtual reconfigurable circuits,VRC)故障定位难、传统故障定位方法测试次数大等问题,提出一种基于改进二分查找的VRC快速故障定位技术.当VRC规模不大于两行(或两列)时,直接逐行(逐列)定位故障.当VRC规模大于两行... 针对虚拟可重构电路(virtual reconfigurable circuits,VRC)故障定位难、传统故障定位方法测试次数大等问题,提出一种基于改进二分查找的VRC快速故障定位技术.当VRC规模不大于两行(或两列)时,直接逐行(逐列)定位故障.当VRC规模大于两行和两列时,首先执行一次行测试和一次列测试,以确定可编程单元(programmable elements,PE)的故障可疑区域;然后比较故障可疑区域的行/列数量,以数量较少的作为故障测试方向;最后在测试方向上二分故障可疑区域,根据行/列测试原理配置电路并执行"与"操作,根据输出结果定位故障.当故障可疑区域无法二分时,可定位所有故障PE.故障定位性能分析表明:和常规的VRC故障定位技术相比,本文提出的VRC快速故障定位技术能够快速检测并隔离连续分布的无故障PE,快速缩小测试区域,大幅度降低故障定位测试次数,且出现最大测试次数的概率远小于前者,单故障和双故障定位的平均测试次数缩减量超过50%.基于改进二分查找的VRC快速故障定位技术的可行性和有效性得到验证,具有一定的通用性和工程应用价值. 展开更多
关键词 硬件演化 故障定位 虚拟可重构电路 可编程单元 二分查找
在线阅读 下载PDF
基于Memetic算法的电路演化设计研究 被引量:4
20
作者 莫宏伟 徐立芳 《电子学报》 EI CAS CSCD 北大核心 2013年第5期1036-1040,共5页
针对传统演化算法在设计数字逻辑电路时存在的演化速度缓慢和容易陷入局部最优解等问题,设计了一种Cartesian进化编程编码的电路演化Memetic算法,采用遗传算法作为全局搜索方法,并设计了适合电路演化的基本门种类局部搜索策略.通过一位... 针对传统演化算法在设计数字逻辑电路时存在的演化速度缓慢和容易陷入局部最优解等问题,设计了一种Cartesian进化编程编码的电路演化Memetic算法,采用遗传算法作为全局搜索方法,并设计了适合电路演化的基本门种类局部搜索策略.通过一位全加器电路证明所提出的Memetic硬件演化算法的搜索能力,实验证明所提出的算法能够有效地完成进化任务,具有较强的全局快速和局部搜索能力. 展开更多
关键词 演化硬件 演化算法 MEMETIC算法 局部搜索策略
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部