期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
基于EDA技术的数字频率计的设计 被引量:2
1
作者 侯聪玲 赵文龙 《现代电子技术》 2009年第11期98-100,共3页
选用Altera公司的可编程逻辑器件EPF10K10LC84-4作为硬件电路。依据EDA技术的设计思想,运用VHDL硬件描述语言和Max+PlusⅡ软件,针对数字频率计的工作原理,对其各个部分进行编程。该设计结构清晰,避免了用原理图设计引起的毛刺现象。实... 选用Altera公司的可编程逻辑器件EPF10K10LC84-4作为硬件电路。依据EDA技术的设计思想,运用VHDL硬件描述语言和Max+PlusⅡ软件,针对数字频率计的工作原理,对其各个部分进行编程。该设计结构清晰,避免了用原理图设计引起的毛刺现象。实验证明,该设计具有一定的可行性和参考价值。 展开更多
关键词 数字频率计 EDA VHDL语言 max+Plus 软件
在线阅读 下载PDF
基于CPLD和单片机的等精度数字频率计设计 被引量:8
2
作者 李莉 熊晶 《现代电子技术》 北大核心 2015年第10期118-120,123,共4页
根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重... 根据相位重合点理论对等精度数字频率计进行改进,采用该理论可使对标准频率信号和待测频率的计数同时开始,消除了对标准频率信号计数时±1个周期的误差。系统设计主要包括三部分:待测频率的整形放大部分;计数部分,采用CPLD,相位重合点的检测也在CPLD中完成;频率的计算和显示部分由单片机AT89C51完成。CPLD部分的仿真使用Max+PlusⅡ,单片机部分的仿真使用Protues软件。测试结果表明,待测频率在1 Hz^10 MHz范围内,频率计测量精度高,稳定性好。 展开更多
关键词 相位重合点理论 CPLD 等精度数字频率计 max+Plus
在线阅读 下载PDF
基于FPGA的数字频率计的设计
3
作者 沈磊 姚善化 《电子质量》 2011年第3期27-28,31,共3页
用硬件描述语言VHDL对频率计系统进行设计,此程序在EDA软件平台Max+plusⅡ上编译仿真后,制作出其硬件电路板,再将程序下载到FPGA模块中实现。硬件设计中只需一个下载芯片EP2C5,剩余皆是输入输出部分,包括时钟和数码管驱动以及发光二极管... 用硬件描述语言VHDL对频率计系统进行设计,此程序在EDA软件平台Max+plusⅡ上编译仿真后,制作出其硬件电路板,再将程序下载到FPGA模块中实现。硬件设计中只需一个下载芯片EP2C5,剩余皆是输入输出部分,包括时钟和数码管驱动以及发光二极管,大大地简化了电路结构的复杂性,又提高了电路的稳定性。 展开更多
关键词 数字频率计 VHDL语言 max+plus FPGA
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部