局部阴影遮挡下太阳能电池-超级电容一体化阵列功率补偿及其动态阵列重构

1

作者 杨洪明 刘璐雨 +2 位作者 段献忠 Archie James Johnston 杨洪朝 《高电压技术》 北大核心 2025年第7期3455-3465,I0002,I0003,共13页

针对局部阴影遮挡下太阳能电池最大输出功率降低,进一步导致光伏阵列行电流不均衡,功率-电压(P-U)输出特性曲线产生多峰值等问题,提出了太阳能电池-超级电容(solar cell-supercapacitor,SCS)一体化阵列方案,由SCS器件、动态重构拓扑与... 针对局部阴影遮挡下太阳能电池最大输出功率降低,进一步导致光伏阵列行电流不均衡,功率-电压(P-U)输出特性曲线产生多峰值等问题,提出了太阳能电池-超级电容(solar cell-supercapacitor,SCS)一体化阵列方案,由SCS器件、动态重构拓扑与常规光伏阵列相连接组成。基于SCS器件的超级电容充/放电特性,提出行电压闭环控制策略,根据光伏阵列行电压与最大功率点电压的偏差,以一体化阵列输出功率最大为控制目标,以开关矩阵连接方式为决策变量,调整SCS器件与光伏阵列连接方式,均衡光伏阵列各行电流,实现SCS器件对阴影遮挡电池进行功率补偿。搭建9×9的SCS一体化阵列仿真模型,对比分析4种典型动态云层阴影遮挡模式下,全交叉型(total-cross-tied,TCT)、静态阵列重构技术、动态阵列重构技术、SCS一体化阵列的输出特性。结果表明:SCS一体化阵列填充因子达77.4%,功率损耗约18W,优于其他3种方案。SCS一体化方案有效提高了局部阴影遮挡下光伏阵列的输出功率。 展开更多

关键词 局部阴影遮挡 太阳能电池-超级电容一体化阵列 动态重构 行电压闭环控制 功率补偿 行电流均衡

在线阅读 下载PDF 职称材料

面向SCA的DPR软件架构设计与调度技术 被引量：1

2

作者 郭彪 唐麒 +3 位作者 文智敏 傅娟 王玲 魏急波 《计算机工程》 CAS CSCD 北大核心 2021年第12期221-229,共9页

为提高软件无线电(SDR)系统波形应用部署的灵活性和FPGA资源利用率,基于SDR系统的软件通信体系架构(SCA),设计一种支持FPGA的动态部分可重构(DPR)软件架构。针对DPR FPGA与CPU组成的异构计算平台,提出一种蚁群优化调度算法,以提高波形... 为提高软件无线电(SDR)系统波形应用部署的灵活性和FPGA资源利用率,基于SDR系统的软件通信体系架构(SCA),设计一种支持FPGA的动态部分可重构(DPR)软件架构。针对DPR FPGA与CPU组成的异构计算平台,提出一种蚁群优化调度算法,以提高波形应用部署效率。实验结果表明,与MILP算法和ILP算法相比,所提算法的求解性能平均提升了约30%,且随着任务规模的增大,优势更加明显。 展开更多

关键词 软件通信体系架构 动态部分可重构 可扩展标记语言 有向无环图 蚁群优化

在线阅读 下载PDF 职称材料

FPGA平台上动态硬件重构的Winograd神经网络加速器 被引量：1

3

作者 梅冰笑 滕文彬 +3 位作者 张弛 王文浩 李富强 苑福利 《计算机工程与应用》 CSCD 北大核心 2024年第22期323-334,共12页

为解决卷积神经网络在FPGA平台上进行硬件加速时存在的资源利用率低和资源受限问题,提出了一种基于FPGA动态部分重构技术和Winograd快速卷积的卷积神经网络加速器。该加速器通过运行时硬件重构对FPGA片上资源进行时分复用,采用流水线方... 为解决卷积神经网络在FPGA平台上进行硬件加速时存在的资源利用率低和资源受限问题,提出了一种基于FPGA动态部分重构技术和Winograd快速卷积的卷积神经网络加速器。该加速器通过运行时硬件重构对FPGA片上资源进行时分复用,采用流水线方式动态地将各个计算流水段配置到FPGA,各个流水段所对应的卷积计算核心使用Winograd算法进行定制优化,以在解决资源受限问题的同时最大程度地提升计算资源利用效率。针对该加速器架构,进一步构建了组合优化模型,用于搜索在特定FPGA硬件平台上部署特定网络模型的最优并行策略,并使用遗传算法进行设计空间求解。基于Xilinx VC709 FPGA平台对VGG-16网络模型进行部署和分析,综合仿真结果表明,所提出的设计方法能够在资源有限的FPGA上自适应地实现大型神经网络模型,加速器整体性能可以达到1078.3 GOPS,较以往加速器的性能和计算资源利用效率可以分别提升2.2倍和3.62倍。 展开更多

关键词 卷积神经网络 动态部分硬件重构 现场可编程门阵列(FPGA) 硬件加速器 Winograd快速卷积

在线阅读 下载PDF 职称材料

基于FPGA的动态可重构系统设计与实现 被引量：21

4

作者 南希 龚龙庆 +1 位作者 田卫 李潇 《现代电子技术》 2009年第6期4-7,11,共5页

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并... 近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现方法具有较强通用性和适于模块化设计等优点。 展开更多

关键词 可重构计算 FPGA 动态可重构 局部重构 Virtex-4配置 JTAG(边界扫描)链

在线阅读 下载PDF 职称材料

基于局部动态可重构技术的多通道数据采集系统 被引量：5

5

作者 邓庆绪 宁宝锋 +1 位作者 金曦 刘志丹 《小型微型计算机系统》 CSCD 北大核心 2010年第9期1778-1783,共6页

可重构技术既具有硬件任务的高效性又具有软件任务的灵活性,近年已经成为研究热点,并越来越广泛的应用到实际系统之中.应用在化工、电力、冶金等行业的大型监控系统中的多通道数据采集系统具有高可靠性、强实时性和高并行性特点,典型的... 可重构技术既具有硬件任务的高效性又具有软件任务的灵活性,近年已经成为研究热点,并越来越广泛的应用到实际系统之中.应用在化工、电力、冶金等行业的大型监控系统中的多通道数据采集系统具有高可靠性、强实时性和高并行性特点,典型的多通道数据采集系统普遍采用ASIC集成电路设计,可配置性、灵活性和扩展性差,本文提出一种将局部动态可重构技术应用到多通道数据采集系统的设计方案,提高了系统的可配置性和应用范围,并且系统具有更高的实时性和并行性. 展开更多

关键词 局部动态可重构 可重构 FPGA 多通道数据采集

在线阅读 下载PDF 职称材料

可重构资源管理及硬件任务布局的算法研究 被引量：12

6

作者 李涛 杨愚鲁 《计算机研究与发展》 EI CSCD 北大核心 2008年第2期375-382,共8页

可重构系统具有微处理器的灵活性和接近于ASIC的计算速度,可重构硬件的动态部分重构能力能够实现计算和重构操作的重叠,使系统能够动态地改变运行任务,可重构资源管理和硬件任务布局方法是提高可重构系统性能的关键.提出了基于任务上边... 可重构系统具有微处理器的灵活性和接近于ASIC的计算速度,可重构硬件的动态部分重构能力能够实现计算和重构操作的重叠,使系统能够动态地改变运行任务,可重构资源管理和硬件任务布局方法是提高可重构系统性能的关键.提出了基于任务上边界计算最大空闲矩形的算法(TT-KAMER),能够有效地管理系统的空闲可重构资源;在此基础上使用FF和启发式BF算法进行硬件任务的布局.实验表明,算法能够有效地实现在线资源分配与任务布局,获得较高的资源利用率. 展开更多

关键词 可重构系统 可重构硬件 动态部分重构 TT—KAMER 布局

在线阅读 下载PDF 职称材料

RocketTC:一个基于FPGA的高性能网络流量分类架构 被引量：12

7

作者 付文亮 嵩天 周舟 《计算机学报》 EI CSCD 北大核心 2014年第2期414-422,共9页

基于深包检测技术的流量分类方法可以达到95%以上的识别率和准确率.然而,由于计算复杂性高、存储消耗大等原因,主流软件方法只能提供百兆(线速率)处理能力,而且不能处理大量流并发的情况.文中提出一个基于深包检测技术的芯片级流量分类... 基于深包检测技术的流量分类方法可以达到95%以上的识别率和准确率.然而,由于计算复杂性高、存储消耗大等原因,主流软件方法只能提供百兆(线速率)处理能力,而且不能处理大量流并发的情况.文中提出一个基于深包检测技术的芯片级流量分类架构RocketTC,通过对应用层协议特征、匹配引擎和流管理策略进行优化,使其支持万兆级数据吞吐率.RocketTC具有两个核心模块:基于FPGA的流管理器和动态可重构的分类引擎阵列,前者实现万兆吞吐率下的流表管理,后者快速检测流量特征并支持动态协议特征更新特性.文中提出的分类方法使用轻量级DPI方法,通过缩小检测范围和特征长度进一步减少计算复杂度和存储消耗.我们使用Xilinx Virtex-5FPGA对上述设计进行实现与在线流量测试,结果表明RocketTC可以对92种网络协议进行识别,准确率达到97%,而且稳定提供20Gbps线速处理能力. 展开更多

关键词 架构设计 网络流量分类 FPGA 多级流水 部分动态可重构(PDR)中图法

在线阅读 下载PDF 职称材料

动态可重构技术浅述 被引量：2

8

作者 侯慧 曹伟 +2 位作者 王健 来金梅 童家榕 《半导体技术》 CAS CSCD 北大核心 2008年第7期553-557,共5页

动态可重构技术可以利用可重配置硬件的灵活性,使可重配置硬件不同时刻完成不同的功能。分析表明,通过对可重配置硬件的复用进而扩大硬件的等效规模,可以节省硬件资源的面积、输入/输出管脚和系统的功耗等。研究了动态可重构技术包含的... 动态可重构技术可以利用可重配置硬件的灵活性,使可重配置硬件不同时刻完成不同的功能。分析表明,通过对可重配置硬件的复用进而扩大硬件的等效规模,可以节省硬件资源的面积、输入/输出管脚和系统的功耗等。研究了动态可重构技术包含的内容,讨论了动态可重构系统设计过程中需要考虑的问题并描述了其发展趋势。 展开更多

关键词 动态可重构 部分可重构 可重构计算 运行时可重构

在线阅读 下载PDF 职称材料

动态部分可重构系统空闲资源全集管理研究 被引量：4

9

作者 柴亚辉 张胜辉 +2 位作者 黄卫春 刘觉夫 徐炜民 《计算机科学》 CSCD 北大核心 2013年第2期20-23,34,共5页

可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用... 可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度,FPGA的动态部分重构能够实现计算和重构操作的同时进行,使系统能够动态地改变任务的运行。在动态部分可重构系统中,高效的空闲资源管理策略对系统整体性起着非常重要的作用。提出了一种基于单向栈的算法来寻找最大空闲矩形(MFR)。利用可重构计算单元的不同M值进出单向栈来找到所有最大空闲矩形。通过实验表明,算法通过使用单向栈与算法优化,有效地提高了查找空闲资源全集的性能。 展开更多

关键词 动态部分可重构 可配置的逻辑门阵列 最大空闲矩形 单向栈

在线阅读 下载PDF 职称材料

基于最大空闲矩形的可重构资源管理方法 被引量：4

10

作者 李涛 杨愚鲁 《计算机工程》 CAS CSCD 北大核心 2008年第3期46-48,共3页

可重构硬件如FPGA的规模和集成度的提高使其承载的硬件任务越来越多,FPGA的动态部分重构能力使任务可在系统运行过程中动态地添加或者删除而不影响其他任务的运行,对可重构硬件的资源管理非常重要。该文提出一种基于任务上边界计算最大... 可重构硬件如FPGA的规模和集成度的提高使其承载的硬件任务越来越多,FPGA的动态部分重构能力使任务可在系统运行过程中动态地添加或者删除而不影响其他任务的运行,对可重构硬件的资源管理非常重要。该文提出一种基于任务上边界计算最大空闲矩形的算法,使用这些最大空闲矩形能够有效地管理可重构资源,便于更好地利用具有动态部分重构能力的可重构硬件。 展开更多

关键词 可重构硬件 动态部分重构 最大空闲矩形

在线阅读 下载PDF 职称材料

面向可重构计算系统的模块映射算法 被引量：2

11

作者 刘杰 吴强 赵全伟 《计算机工程》 CAS CSCD 2012年第3期276-279,283,共5页

为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPE... 为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用动态可重构技术的高效性和灵活性,通过隐藏重构时间,达到减少程序执行时间和提高系统性能的目的。基于JPEG编码测试实例的实验结果表明,运用该算法实现的模块映射方案其程序执行速度是软件实现方式的3.31倍,是硬件方式的2.59倍。 展开更多

关键词 可重构计算 模块映射算法 动态部分可重构 重构时间 现场可编程门阵列

在线阅读 下载PDF 职称材料

基于动态局部重构的自重构系统设计 被引量：4

12

作者 孙艳梅 姚睿 郭庆新 《电子测量技术》 2015年第7期11-14,共4页

基于EAPR(early access partial reconfiguration)动态部分重构(dynamic partial reconfiguration,DPR)方法,研究了在FPGA上实现自重构嵌入式系统的设计方法。该方法运用Xilinx的ISE12.4开发工具,调用已有IP核,搭建包含用户定制IP核的... 基于EAPR(early access partial reconfiguration)动态部分重构(dynamic partial reconfiguration,DPR)方法,研究了在FPGA上实现自重构嵌入式系统的设计方法。该方法运用Xilinx的ISE12.4开发工具,调用已有IP核,搭建包含用户定制IP核的自重构嵌入式系统硬件平台,并在Virtex5FPGA上验证。设计中运用了二维重构技术,划分了3个可重构区域,每个区域包含4个可重构模块。本设计方法可以降低嵌入式系统开发复杂度、提高系统灵活性、降低开发成本、缩短开发周期以及减少系统功耗。 展开更多

关键词 动态部分重构 自重构 定制IP核

在线阅读 下载PDF 职称材料

支持动态可重构的软/硬件统一多线程编程模型 被引量：3

13

作者 王颖 周学功 +1 位作者 游红俊 彭澄廉 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第6期736-745,共10页

针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计、操作系统内核扩展,便于设计人员以统一的线程视图描述应用的软硬件划分.以数据加密/解密为例进行测试的... 针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计、操作系统内核扩展,便于设计人员以统一的线程视图描述应用的软硬件划分.以数据加密/解密为例进行测试的结果表明,统一线程抽象带来的时间开销和空间资源占用率较小,该模型在探索编程灵活性的同时,能够有效地兼顾硬件的效率. 展开更多

关键词 动态部分可重构 软/硬件统一多线程编程模型 硬件线程接口 桩线程

在线阅读 下载PDF 职称材料

一种面向部分可重构结构的配置空间搜索方法

14

作者 孙康 潘雪增 +2 位作者 陆魁军 楼学庆 平玲娣 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2008年第12期2062-2067,2079,共7页

研究了配置序列对部分可重构系统性能的影响,提出了在部分可重构系统配置空间中搜索最优配置序列的算法.在应用算法分割成多个任务的前提下,通过建立部分可重构系统任务执行模型,给出了任务在系统上执行代价的目标函数.根据部分可重构... 研究了配置序列对部分可重构系统性能的影响,提出了在部分可重构系统配置空间中搜索最优配置序列的算法.在应用算法分割成多个任务的前提下,通过建立部分可重构系统任务执行模型,给出了任务在系统上执行代价的目标函数.根据部分可重构系统中,任务执行和配置可重叠的特性,给出了配置切换代价计算方法.在此基础上,设计了基于动态规划的配置空间搜索算法,算法可在O(nm2)(n为任务数,m为每个任务最大可选配置数)时间内搜索出执行代价最小的配置序列.结果表明,合理选择配置序列可有效提高算法在部分可重构系统上执行的效率. 展开更多

关键词 动态重构 部分可重构系统 配置空间搜索 动态规划 配置序列

在线阅读 下载PDF 职称材料

基于FPGA部分重构的系统综合技术研究 被引量：1

15

作者 袁仁清 《四川兵工学报》 CAS 2013年第12期14-16,共3页

分析了多功能系统综合的经典结构,结合FPGA动态部分重构技术和分区操作系统技术,对可能的改进结构进行了探讨;这些新技术的应用,可减少信号处理模块中器件的数量和模块的体积和功耗;并且可减少多功能系统的模块数量、体积和功耗。

关键词 FPGA 动态部分重构 ARINC653分区操作系统

在线阅读 下载PDF 职称材料

支持动态部分重构特性的异构多核体系结构 被引量：4

16

作者 冯晓静 李曦 +2 位作者 王超 陈鹏 周学海 《中国科学技术大学学报》 CAS CSCD 北大核心 2014年第4期310-316,共7页

嵌入式应用固有的多样性、多变性等特点,及其对系统计算性能的苛刻要求,使嵌入式系统结构面临着严峻的挑战.通过在软硬件协同流程、底层通信接口、并行编程模型及运行环境等方面提供对动态部分重构特性的支持,将动态部分重构技术引入面... 嵌入式应用固有的多样性、多变性等特点,及其对系统计算性能的苛刻要求,使嵌入式系统结构面临着严峻的挑战.通过在软硬件协同流程、底层通信接口、并行编程模型及运行环境等方面提供对动态部分重构特性的支持,将动态部分重构技术引入面向服务的异构多核(SOMP)系统,从而在不损失系统计算性能的前提下,有效地提高系统的灵活性,使系统满足更多嵌入式应用的要求.SOMP原型系统已在基于Xilinx Virtex-5FPGA芯片的开发板上实现.此外,支持动态部分重构特性的SOMP体系结构的正确性及其带来的灵活性优势通过实验得以验证. 展开更多

关键词 可重构计算 动态部分重构 面向服务体系结构 异构多核系统

在线阅读 下载PDF 职称材料

基于EAPR流程的动态局部可重构实现 被引量：6

17

作者 薛建伟 张杰 关永 《计算机工程》 CAS CSCD 北大核心 2010年第23期252-254,共3页

介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex-Ⅱ Pro开发板上... 介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex-Ⅱ Pro开发板上进行验证,结果表明,使用较小容量的FPGA硬件资源,可完成超过其容量规模的系统设计。 展开更多

关键词 EAPR流程 现场可编程门阵列 动态局部可重构 时/空复用

在线阅读 下载PDF 职称材料

可重构计算硬件平台的改进设计 被引量：7

18

作者 王晟中 陈伟男 彭澄廉 《计算机工程》 CAS CSCD 北大核心 2010年第5期250-252,共3页

针对现有可重构计算硬件平台配置时间长、灵活性受限的缺陷,提出一种改进设计。基于支持二维重构区域的Virtex-4现场可编程门阵列(FPGA)芯片,使重构模块放置更灵活、芯片面积利用率更高,通过将单片FPGA和外设集成在一块印刷电路板上,使... 针对现有可重构计算硬件平台配置时间长、灵活性受限的缺陷,提出一种改进设计。基于支持二维重构区域的Virtex-4现场可编程门阵列(FPGA)芯片,使重构模块放置更灵活、芯片面积利用率更高,通过将单片FPGA和外设集成在一块印刷电路板上,使系统的结构更紧凑,利用FPGA内嵌微处理器减轻通信和访存开销。调试结果表明,改进平台灵活性较高、功能和可扩展性更强。 展开更多

关键词 可重构计算 部分可重构 动态可重构 现场可编程门阵列

在线阅读 下载PDF 职称材料

一种针对动态部分可重构SoC软硬件划分的高效MILP模型 被引量：6

19

作者 朱丽花 王玲 +1 位作者 唐麒 魏急波 《计算机科学》 CSCD 北大核心 2020年第4期18-24,共7页

异构片上系统(System-on-Chip,SoC)在同一芯片上集成了多种类型的处理器,在处理能力、尺寸、重量、功耗等各方面有较大优势,因此在很多领域得到了应用。具有动态部分可重构特性的SoC(Dynamic Partial Reconfigurability SoC,DPR-SoC)是... 异构片上系统(System-on-Chip,SoC)在同一芯片上集成了多种类型的处理器,在处理能力、尺寸、重量、功耗等各方面有较大优势,因此在很多领域得到了应用。具有动态部分可重构特性的SoC(Dynamic Partial Reconfigurability SoC,DPR-SoC)是异构SoC的一种重要类型,这种系统兼具了软件的灵活性和硬件的高效性。此类系统的设计通常涉及到软硬件协同问题,其中如何进行应用的软硬件划分是保证系统实时性的关键技术。DPR-SoC中的软硬件划分问题可归类为组合优化问题,问题目标是获得调度长度最短的调度方案,包括任务映射、排序和定时。混合整数线性规划(Mixed Integer Linear Programming,MILP)是求解组合优化问题的一种有效方法;然而,将具体问题建模为MILP模型是求解问题的关键一环,不同建模方式对问题求解时间有重要影响。已有针对DPR-SoC软硬件划分问题的MILP模型存在大量变量和约束方程,对问题求解时间产生了不利影响;此外,其假设条件过多,使得求解结果与实际应用不符。针对这些问题,提出了一种新颖的MILP模型,其极大地降低了模型复杂度,提高了求解结果与实际应用的符合度。将应用建模成DAG图,并使用整数线性规划求解工具对问题进行求解。大量求解结果表明,新的模型能够有效地降低模型复杂度,缩短求解时间;并且随着问题规模的增大,所提模型在求解时间上的优势表现得更加显著。 展开更多

关键词 动态部分可重构 软硬件划分 dpr-SoC 混合整数线性规划 FPGA

在线阅读 下载PDF 职称材料

基于动态局部重配置的FPGA抗辐射模拟 被引量：6

20

作者 刘智斌 王伶俐 +1 位作者 周学功 童家榕 《计算机工程》 CAS CSCD 北大核心 2010年第14期218-220,226,共4页

提出一种与具体硬件结构无关、基于权重的错误注入模型,用于准确模拟基于SRAM的现场可编程门阵列抗辐射性能。提出基于JTAG边界扫描技术和动态局部重配置的错误注入模拟平台。实验结果证明,由该软件模型和硬件平台组成的错误注入系统具... 提出一种与具体硬件结构无关、基于权重的错误注入模型,用于准确模拟基于SRAM的现场可编程门阵列抗辐射性能。提出基于JTAG边界扫描技术和动态局部重配置的错误注入模拟平台。实验结果证明,由该软件模型和硬件平台组成的错误注入系统具有良好通用性,能更准确、高效地进行模拟,且成本较低。 展开更多

关键词 现场可编程门阵列 错误注入模型 动态局部重配置 JTAG边界扫描

在线阅读 下载PDF 职称材料