3D IC封装技术中硅通孔研究进展综述

1

作者 张芊帆 何茜 +1 位作者 田雨 丰光银 《电子与信息学报》 北大核心 2025年第9期3057-3069,共13页

三维集成电路(3D IC)以其低延迟和高密度等优势,成为后摩尔时期的重要研究方向之一。其中硅通孔(TSV)作为3D IC中层间互连的关键技术,相关热、电和信号问题已有了广泛的研究。为更好地了解TSV技术的原理及研究现状,该文概述了近年来TSV... 三维集成电路(3D IC)以其低延迟和高密度等优势,成为后摩尔时期的重要研究方向之一。其中硅通孔(TSV)作为3D IC中层间互连的关键技术,相关热、电和信号问题已有了广泛的研究。为更好地了解TSV技术的原理及研究现状,该文概述了近年来TSV技术在3D IC设计中的研究进展。首先,针对TSV热问题,综述了3D IC的热建模方法和TSV的热管理策略。其次,针对电源完整性问题,介绍了布局优化、背面供电网络(BPDN)技术等解决方案。之后,针对信号完整性问题,阐述了电磁屏蔽、应用低介电常数材料、新型互连等方法。最后,对TSV目前仍存在的局限性进行了总结,并在此基础上重点展望了多物理场协同优化、纳米级TSV(nTSV)与背面供电网络集成设计、新型材料与TSV阵列以及智能优化方法在未来的发展空间。 展开更多

关键词 三维集成电路 硅通孔 热管理 电源完整性 信号完整性

在线阅读 下载PDF 职称材料

高速IC测试系统的信号完整性设计 被引量：10

2

作者 黄成 夏军 +1 位作者 刘成汉 叶达 《电子测量技术》 2019年第3期84-87,共4页

随着高速数字电路如专用集成电路AISC、片上系统SOC和超高速混合信号处理电路ADC、DAC等集成电路数字端口的数据率提升,被测集成电路的电参数测试过程中常受到测试系统信号完整性问题的影响,导致实测电参数结果与其实际性能有较大差异... 随着高速数字电路如专用集成电路AISC、片上系统SOC和超高速混合信号处理电路ADC、DAC等集成电路数字端口的数据率提升,被测集成电路的电参数测试过程中常受到测试系统信号完整性问题的影响,导致实测电参数结果与其实际性能有较大差异。为了更真实的反映被测器件(DUT)的电性能,提出了通过仿真和结合良好的PCB设计来解决测试系统信号完整性问题的方法,分析并解决了测试系统信号完整性仿真中模型不完善的相关问题。通过对一款DUT测试系统的信号完整性设计和测试,验证了设计方法和建模的有效性。 展开更多

关键词 信号完整性 HYPERLYNX 仿真 ic测试 高速电路

在线阅读 下载PDF 职称材料

速率积分半球谐振陀螺双通道同步测控系统

3

作者 吴洪博 魏振楠 +2 位作者 伊国兴 王宁 关泽源 《弹箭与制导学报》 北大核心 2024年第5期54-62,共9页

半球谐振子驻波精准矢量检测与激励是实现速率积分半球谐振陀螺的关键。文中提出了一种基于正交方位振动信号同步检测激励的速率积分半球谐振陀螺双通道同步测控方案,并通过实物实验对该方案的有效性进行了验证。首先,优化了谐振子驻波... 半球谐振子驻波精准矢量检测与激励是实现速率积分半球谐振陀螺的关键。文中提出了一种基于正交方位振动信号同步检测激励的速率积分半球谐振陀螺双通道同步测控方案,并通过实物实验对该方案的有效性进行了验证。首先,优化了谐振子驻波解调方案;其次,设计了适用于双通道同步测控模式的速率积分半球谐振陀螺多回路控制方法,实现了驻波的频率跟踪和幅度、正交控制,并加入角位置预测方案,保证了检测、驱动的同步性;然后,针对FPGA浮点数运算能力弱及参数调试和算法优化困难等问题,设计并实现了基于“FPGA+DSP”的双数字核心架构半球谐振陀螺控制电路。该电路在保证测控系统时序特性的同时,提高了系统的运算精度和编译效率;最后,利用实物实验对所设计的半球谐振陀螺多回路控制方法进行了验证。实验结果表明,文中设计的双通道同步测控系统有效实现了半球谐振陀螺速率积分控制模式,陀螺角速率输出噪声标准差达到0.001°/s以下,标度因数非线性度达到1.298×10-5量级。 展开更多

关键词 半球谐振陀螺 速率积分模式 双通道同步测控 驻波控制 模数混合电路

在线阅读 下载PDF 职称材料

多层感知机在模拟/混合电路故障诊断中的应用 被引量：13

4

作者 王承 陈光 谢永乐 《仪器仪表学报》 EI CAS CSCD 北大核心 2005年第6期578-581,共4页

多层感知机具有解决复杂分类问题的能力,应用于模拟/混合电路的测试,能够实现快速故障诊断及定位,具有准确率高的特点。实验证明该方法是行之有效的。

关键词 多层感知机 混合集成电路 故障诊断 神经网络

在线阅读 下载PDF 职称材料

一种基于电磁旁路分析的硬件木马检测方法 被引量：6

5

作者 李雄伟 徐徐 +2 位作者 张阳 余浩 邓高明 《计算机工程与应用》 CSCD 2013年第12期97-100,共4页

为探究利用电磁辐射旁路信号检测集成电路芯片中硬件木马的可行性,分析了芯片电磁旁路信号的组成,构建了信号泄漏模型。在阐释霍特林(K-L)变换原理及特点的基础上,提出了利用K-L变换对芯片电磁辐射旁路信号进行信号特征提取的方法,分析... 为探究利用电磁辐射旁路信号检测集成电路芯片中硬件木马的可行性,分析了芯片电磁旁路信号的组成,构建了信号泄漏模型。在阐释霍特林(K-L)变换原理及特点的基础上,提出了利用K-L变换对芯片电磁辐射旁路信号进行信号特征提取的方法,分析含硬件木马芯片(木马芯片)与不含硬件木马芯片(原始芯片)对应特征信号的差异来检测芯片中是否含有硬件木马。通过在针对基于FPGA密码芯片中植入硬件木马并进行对比检测实验的结果表明,利用上述方法能有效分辨出木马芯片与原始芯片所泄漏电磁信号间的差异,达到检测出芯片中硬件木马的目的。 展开更多

关键词 集成电路芯片 硬件木马 电磁辐射信号 旁路分析 霍特林(K-L)变换

在线阅读 下载PDF 职称材料

高性能电流型CMOS显性脉冲触发器设计 被引量：2

6

作者 张立彬 姚茂群 王彤 《浙江大学学报（理学版）》 CAS CSCD 2013年第4期428-432,436,共6页

提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器... 提出以电流信号表示逻辑值的电流型CMOS显性脉冲触发器的设计用于低功耗高性能混合集成电路设计中,以减少存储单元开关噪声对电路性能的影响.所提出的电流型CMOS显性脉冲触发器较以往文献中电流型CMOS主从触发器和电流型CMOS边沿触发器晶体管数量分别减少11个和4个,采用TSMC 0.18μm COMS工艺参数的HSPICE模拟结果表明,所提出的电流型脉冲触发器具有正确的逻辑功能,平均延时分别减少了48.8%和57%,具有结构简单,功耗低和速度快的特性,同时该触发器可方便应用于单边沿和双边沿触发. 展开更多

关键词 电流型CMOS电路 脉冲触发器 高性能 混合集成电路

在线阅读 下载PDF 职称材料

混合信号集成电路测试中的约束条件分析 被引量：1

7

作者 孙秀斌 陈光(礻禹) 《仪器仪表学报》 EI CAS CSCD 北大核心 2003年第z2期68-69,共2页

对于混合信号集成电路来说,其模拟和数字部分之间存在相互关联,如模拟输出控制数字输入。为了测试出电路中的呆滞型故障,需要考虑对模拟输入的约束要求。本文根据被测电路的测试矢量集,分析混合信号集成电路测试中所需的限制条件并给出... 对于混合信号集成电路来说,其模拟和数字部分之间存在相互关联,如模拟输出控制数字输入。为了测试出电路中的呆滞型故障,需要考虑对模拟输入的约束要求。本文根据被测电路的测试矢量集,分析混合信号集成电路测试中所需的限制条件并给出相应的模拟激励。 展开更多

关键词 混合信号集成电路 测试矢量 约 束

在线阅读 下载PDF 职称材料

SoC实时信号处理系统中的存储系统设计 被引量：1

8

作者 李栋 付博 涂宝招 《计算机应用研究》 CSCD 北大核心 2005年第5期163-165,共3页

在实时信号处理系统中,常常需要对原始数据以及中间处理数据以行或列交错的形式进行访问,使用通用的DDR-SDRAM系统难以满足系统的实时要求.在基于SoC(System on Chip)技术的实时信号处理系统中,设计了具有全新体系结构的存储系统,新的... 在实时信号处理系统中,常常需要对原始数据以及中间处理数据以行或列交错的形式进行访问,使用通用的DDR-SDRAM系统难以满足系统的实时要求.在基于SoC(System on Chip)技术的实时信号处理系统中,设计了具有全新体系结构的存储系统,新的存储系统的访存效率达到一般的DDR-SDRAM的2～3倍左右. 展开更多

关键词 SOC ic DDR存储系统 实时信号处理系统

在线阅读 下载PDF 职称材料

用于混合信号集成电路的低噪声电流型触发器 被引量：1

9

作者 杭国强 徐月华 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2007年第4期616-620,共5页

提出了一种以电流信号表示逻辑值的低噪声触发器设计方案,用于在混合集成电路的设计中取代传统的CMOS触发器,以减少存贮单元开关噪声对模拟电路性能的影响.所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器... 提出了一种以电流信号表示逻辑值的低噪声触发器设计方案,用于在混合集成电路的设计中取代传统的CMOS触发器,以减少存贮单元开关噪声对模拟电路性能的影响.所设计的结构包括主从型单边沿触发器、单闩锁单边沿触发器和单闩锁双边沿触发器.单闩锁结构的触发器不仅可以简化电路结构,更为重要的是它大大降低了电流型触发器的直流功耗.在保持相同数据吞吐量的条件下,应用单闩锁双边沿触发器可以使时钟信号的频率减半,从而进一步降低时钟网络的动态功耗.采用0.25μm CMOS工艺参数的HSPICE模拟结果表明,所提出的电流型触发器工作时,在电源端产生的电流波动远远小于传统的CMOS电路. 展开更多

关键词 电流型CMOS电路 混合集成电路 触发器 低噪声设计

在线阅读 下载PDF 职称材料

McBSP与常用串行接口通信兼容方案设计 被引量：1

10

作者 朱磊 纪爱燕 章为川 《电子测量技术》 2011年第5期111-115,共5页

McBSP作为TI公司为DSP处理器专门开发的1种串行通信接口,不仅为DSP处理器提供了与外界交互数据的串行通道,而且功能强大,可兼容多种常用串行通信方式,但为此付出的代价是繁多的相关引脚与寄存器以及复杂的配置流程,然而在DSP电子系统中... McBSP作为TI公司为DSP处理器专门开发的1种串行通信接口,不仅为DSP处理器提供了与外界交互数据的串行通道,而且功能强大,可兼容多种常用串行通信方式,但为此付出的代价是繁多的相关引脚与寄存器以及复杂的配置流程,然而在DSP电子系统中,不同串行接口之间的相互数据转换却相当普遍。为此,以TMS30VC5416型DSP为例,提出了DSP处理器McBSP的一般软件配置流程并提供了相关示例代码,完成了McBSP与3种常用串行接口进行通信的软硬件兼容方案设计,并分别通过实验验证了提出的通信兼容方案是合理和可靠的。 展开更多

关键词 MCBSP DSP SPI I2C I2S 串行通信

在线阅读 下载PDF 职称材料

混合信号集成电路衬底模型提取的格林函数法

11

作者 师奕兵 陈光 +1 位作者 王厚军 Yuan Jiann S 《系统工程与电子技术》 EI CSCD 北大核心 2002年第7期7-8,50,共3页

论述了提取混合信号集成电路衬底电路模型的格林函数法。在分析了两种常用集成电路衬底模型的基础上 ,阐述了应用格林函数提取混合信号集成电路衬底电路模型的原理 ,推导出了衬底电路模型中电阻参数提取所对应的格林函数形式 ,得出了格... 论述了提取混合信号集成电路衬底电路模型的格林函数法。在分析了两种常用集成电路衬底模型的基础上 ,阐述了应用格林函数提取混合信号集成电路衬底电路模型的原理 ,推导出了衬底电路模型中电阻参数提取所对应的格林函数形式 ,得出了格林函数法计算衬底参数的公式。该方法可用于衬底模型中节点间电阻值或阻抗值的计算 ,其计算效率较高。 展开更多

关键词 混合信号集成电路 衬底模型 格林函数法

在线阅读 下载PDF 职称材料

面向无线传感器节点的集成CAN总线芯片设计 被引量：5

12

作者 束庆冉 赵毅强 +2 位作者 叶茂 解啸天 朱世贤 《传感技术学报》 CAS CSCD 北大核心 2017年第8期1226-1231,共6页

根据CAN(Controller Area Network)总线国际标准协议(ISO11898)完成了一款应用于无线传感器节点的集成CAN总线芯片设计,提高无线传感器节点的集成度与可靠性。采用混合信号集成电路设计技术实现了CAN总线控制器芯片与收发器芯片的集成,... 根据CAN(Controller Area Network)总线国际标准协议(ISO11898)完成了一款应用于无线传感器节点的集成CAN总线芯片设计,提高无线传感器节点的集成度与可靠性。采用混合信号集成电路设计技术实现了CAN总线控制器芯片与收发器芯片的集成,最终采用Global Foundry的0.35μm CMOS工艺进行设计并流片,芯片面积为4 mm2。芯片测试结果表明,该芯片设计符合标准协议规定,通信速度最高为1 Mbyte/s,与商用CAN总线通信芯片正确通信,可方便地应用到无线传感器CAN总线通信系统中。 展开更多

关键词 集成芯片设计 CAN总线 无线传感器 混合信号电路设计 实时通信

在线阅读 下载PDF 职称材料

数模混合高速集成电路封装基板协同设计与验证 被引量：2

13

作者 陈珊 蔡坚 +2 位作者 王谦 陈瑜 邓智 《半导体技术》 CAS CSCD 北大核心 2015年第7期542-546,共5页

介绍了数模混合高速集成电路(IC)封装的特性以及该类封装协同设计的一般分析方法。合理有效的基板设计是实现可靠封装的重要保障,基于物理互连设计与电设计协同开展的思路,采用Cadence APD工具以及三维电磁场仿真工具实现了特定数模混... 介绍了数模混合高速集成电路(IC)封装的特性以及该类封装协同设计的一般分析方法。合理有效的基板设计是实现可靠封装的重要保障,基于物理互连设计与电设计协同开展的思路,采用Cadence APD工具以及三维电磁场仿真工具实现了特定数模混合高速集成电路(一款探测器读出电路)的封装设计与仿真论证,芯片封装后组装测试,探测器系统性能良好,封装设计达到预期目标。封装电仿真主要包含:封装信号传输通道S参数提取、电源/地网络评估,探测器读出芯片封装体互连通道设计能满足信号带宽为350 MHz(或者信号上升时间大于1 ns)的高速信号的传输。封装基板布线设计与基板电设计协同分析是提高数模混合高速集成电路封装设计效率的有效途径。 展开更多

关键词 数模混合高速集成电路(ic) 封装基板协同设计 封装基板电仿真 S参数 直流压降

在线阅读 下载PDF 职称材料

一种国产数模一体化控制电路的测试解决方案

14

作者 李明明 马明朗 +2 位作者 史君 李鑫 梁云 《电子测量技术》 2014年第9期128-131,共4页

以B61580芯片即国产数模一体化控制电路为例,介绍了一种适用于数模混合信号集成电路测试的新方法。在此基础上,通过引入和运用测试向量控制指令、利用Delphi开发环境设计了一个测试向量调整软件,并将该软件应用于测试调试过程中,从而高... 以B61580芯片即国产数模一体化控制电路为例,介绍了一种适用于数模混合信号集成电路测试的新方法。在此基础上,通过引入和运用测试向量控制指令、利用Delphi开发环境设计了一个测试向量调整软件,并将该软件应用于测试调试过程中,从而高效地实现了该电路的测试调试和生产验证。 展开更多

关键词 数模一体化控制电路 Delphi开发环境 向量控制指令

在线阅读 下载PDF 职称材料

一种应用于软件定义互连系统的多协议SerDes电路 被引量：8

15

作者 李沛杰 沈剑良 +3 位作者 苑红晓 王永胜 夏云飞 张传波 《电子学报》 EI CAS CSCD 北大核心 2021年第4期817-823,共7页

为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过... 为满足片上系统的柔性互连,提出一种应用于软件定义互连系统的1.0625~10.3125Gbps多协议SerDes电路结构.该电路采用统一架构实现不同协议的规范需求,通过一种1×QPLL+4×Lane PLL的时钟结构实现宽频点和低抖动的时钟输出,通过可编程的发送端前向反馈均衡器和接收端线性均衡器和判决反馈均衡器电路,实现最大32dB的插损补偿.测试结果表明,所设计的SerDes电路在10.3125Gbps速率下发送总抖动为21.2ps,随机抖动均方根值为633.7fs,最大功耗29.33mW/Gbps,发送端眼图和接收端抖动容限及误码率均能够满足FC-PI-4,RapidIO 3.0,10GBase-KR,1000Base-X的协议规范要求. 展开更多

关键词 软件定义互连 SERDES 时钟数据恢复 锁相环 高速串行收发器 数模混合电路

在线阅读 下载PDF 职称材料