为了降低CMOS降压型DC-DC变换器的功耗,提出了一种双延迟线结构数字脉宽调制器DPWM(Digital Pulse Width Modulator)设计。该DPWM架构由双延迟线组成,可以降低功耗并通过改变分辨率来提高纹波电压。通过使用8位和16位延迟线实现了虚拟12...为了降低CMOS降压型DC-DC变换器的功耗,提出了一种双延迟线结构数字脉宽调制器DPWM(Digital Pulse Width Modulator)设计。该DPWM架构由双延迟线组成,可以降低功耗并通过改变分辨率来提高纹波电压。通过使用8位和16位延迟线实现了虚拟128位延迟线,并提出了相应的DPWM控制算法。基于180 nm TSMC CMOS工艺,采用Cadence软件进行仿真分析。仿真和实际测量结果表明,提出的双延迟链DPWM功耗为1.18μW,纹波电压为10.4 m V。工作频率100 k Hz时在4 m A^10 m A的负载电流范围内,与传统转换器相比,具有所提出DPWM的DC-DC变换器实现了较高的峰值效率92.8%,且有效面积较小。展开更多
文摘为了降低CMOS降压型DC-DC变换器的功耗,提出了一种双延迟线结构数字脉宽调制器DPWM(Digital Pulse Width Modulator)设计。该DPWM架构由双延迟线组成,可以降低功耗并通过改变分辨率来提高纹波电压。通过使用8位和16位延迟线实现了虚拟128位延迟线,并提出了相应的DPWM控制算法。基于180 nm TSMC CMOS工艺,采用Cadence软件进行仿真分析。仿真和实际测量结果表明,提出的双延迟链DPWM功耗为1.18μW,纹波电压为10.4 m V。工作频率100 k Hz时在4 m A^10 m A的负载电流范围内,与传统转换器相比,具有所提出DPWM的DC-DC变换器实现了较高的峰值效率92.8%,且有效面积较小。
文摘本文针对嵌入式应用中PWM(Pulse-WidthModulation)方式DAC(Digita-l to-Analog Converter)和独立DAC芯片选择问题,提出了通过插值方式和多PWM组合方式提高PWM方式DAC分辨率的方法;分析了PWM信号频谱,提出了模拟滤波器设计原则与方法.以MCU(Micro Control Unit)的PWM通道方式实现DAC,经过数据分析证明此方法稳定可靠.
