OBDD在组合逻辑电路测试中的应用研究 被引量：7

1

作者 吕宗伟 林争辉 张镭 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2001年第6期495-499,共5页

传统的组合逻辑电路测试方法在搜索过程中都不可避免地要进行反向回溯 ,由于反向回溯的次数过多 ,往往会降低算法的效率 .文中利用 OBDD来表示电路中每个节点所代表的逻辑函数 ,把传统算法中的反向回溯过程转换为 OBDD图的问题 ,从而加... 传统的组合逻辑电路测试方法在搜索过程中都不可避免地要进行反向回溯 ,由于反向回溯的次数过多 ,往往会降低算法的效率 .文中利用 OBDD来表示电路中每个节点所代表的逻辑函数 ,把传统算法中的反向回溯过程转换为 OBDD图的问题 ,从而加快了故障测试的速度 .同时 。 展开更多

关键词 组合逻辑电路 故障检测 OBDD 测试 逻辑函数

在线阅读 下载PDF 职称材料

关于检验与消除竞争冒险的完整代数分析 被引量：10

2

作者 吴训威 陈豪 《浙江大学学报（理学版）》 CAS CSCD 2003年第6期655-656,662,共3页

以往对组合电路中竞争冒险的分析均基于输出函数对某跳变变量的二项分解形式.由于该分解式中忽略了与跳变变量无关的项,这种分析是有局限性的.作者考虑了该第三项的存在并给出了有关竞争冒险的完整代数分析.

关键词 竞争冒险 组合电路 逻辑设计 跳变变量

在线阅读 下载PDF 职称材料

多故障测试生成的一种简化算法 被引量：3

3

作者 吴丽华 李涛 +1 位作者 邹海英 王鹏 《电机与控制学报》 EI CSCD 北大核心 2008年第3期348-352,共5页

针对求解布尔差分要做大量的异或运算,特别是求解高阶布尔差分繁琐的问题,提出一种具有约束条件的布尔差分简化方法。通过对布尔差分算法进行剖析,得出所求测试应该使测试集方程中的布尔函数f(X)随变量的改变而改变,由此可将差分方程表... 针对求解布尔差分要做大量的异或运算,特别是求解高阶布尔差分繁琐的问题,提出一种具有约束条件的布尔差分简化方法。通过对布尔差分算法进行剖析,得出所求测试应该使测试集方程中的布尔函数f(X)随变量的改变而改变,由此可将差分方程表示成恒等式。为保证故障能向输出端传播,需要加入测试矢量生成的约束条件,所以该方法只需通过求解恒等式及约束条件来得到完全测试集。通过采用简化算法和未采用简化算法实例的比较,证明了简化方法的正确性和简化性,仿真验证了所求测试矢量可以检测出设定故障。 展开更多

关键词 组合逻辑电路 布尔差分算法 测试生成算法 约束条件

在线阅读 下载PDF 职称材料

基于布尔差分的数字逻辑电路故障诊断 被引量：4

4

作者 杨俊华 尚志恩 吕锋 《电子科技大学学报》 EI CAS CSCD 北大核心 2005年第4期517-520,共4页

讨论了数字系统的故障分析的内涵,阐述了故障的可测性定理,并以组合逻辑电路为例,介绍如何利用布尔差分法求解其全部测试码,给出了多重故障测试码的公式,说明了布尔差分法数字系统故障诊断的局限性。

关键词 故障诊断 测试码 组合逻辑电路 布尔差分

在线阅读 下载PDF 职称材料

小规模在线演化组合电路的ESD主动防护特性 被引量：3

5

作者 满梦华 原亮 +3 位作者 巨政权 常小龙 施威 谢方方 《高技术通讯》 CAS CSCD 北大核心 2012年第10期1077-1082,共6页

利用电磁环境效应实验与行为级失效建模方法，研究了在线演化组合逻辑电路的静电放电（ESD）主动防护特性。首先，基于内进化虚拟重配置技术和笛卡儿遗传编码思想，提出了一种门级在线可重构组合电路系统模型，结合非支配多目标演化算... 利用电磁环境效应实验与行为级失效建模方法，研究了在线演化组合逻辑电路的静电放电（ESD）主动防护特性。首先，基于内进化虚拟重配置技术和笛卡儿遗传编码思想，提出了一种门级在线可重构组合电路系统模型，结合非支配多目标演化算法和演化策略实现了组合电路的多目标演化设计方法。进而，参照国际电工委员会静电放电抗扰度测试标准分析了电路单元的受扰规律并建立了行为级失效模型。最后，选择2位乘法器、2位加法器及北卡罗莱纳微电子中心（MCNC）基准库中的小规模组合逻辑电路为对象，在多种ESD干扰环境下实验证明了演化电路具有高可靠和强容错的主动防护特性。 展开更多

关键词 电磁防护仿生 静电放电(ESD) 组合逻辑 演化电路 主动防护

在线阅读 下载PDF 职称材料

组合逻辑电路的软错误率自动分析平台 被引量：2

6

作者 绳伟光 肖立伊 毛志刚 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第11期1661-1666,共6页

为在设计阶段快速评估集成电路的软错误率,以指导高可靠集成电路的设计,提出一种适用于组合逻辑电路和时序逻辑电路组合逻辑部分的快速软错误率自动分析平台HSECT-ANLY.采用精确的屏蔽概率计算模型来分析软错误脉冲在电路中的传播;用向... 为在设计阶段快速评估集成电路的软错误率,以指导高可靠集成电路的设计,提出一种适用于组合逻辑电路和时序逻辑电路组合逻辑部分的快速软错误率自动分析平台HSECT-ANLY.采用精确的屏蔽概率计算模型来分析软错误脉冲在电路中的传播;用向量传播和状态概率传播的方法来克服重汇聚路径的影响,以提高分析速度;使用LL(k)语法分析技术自动解析Verilog网表,使分析过程自动化,且使得本平台可分析时序电路的组合逻辑部分.开发工作针对综合后Verilog网表和通用的标准单元库完成,使得HSECT-ANLY的实用性更强.对ISCAS85和ISCAS89 Benchmark电路进行分析实验的结果表明:文中方法取得了与同类文献相似的结果,且速度更快,适用电路类型更多,可自动分析电路的软错误率并指导高可靠集成电路的设计. 展开更多

关键词 软错误率 组合逻辑电路 时序逻辑电路 语法分析 高可靠

在线阅读 下载PDF 职称材料

采用输入输出分解的分区分段演化机制 被引量：1

7

作者 姚睿 陈芹芹 +2 位作者 孙艳梅 张砦 王友仁 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2015年第4期522-527,共6页

针对演化硬件的可扩展性问题,提出了基于输入输出分解的分区分段并行在线演化机制,用于演化组合逻辑电路。依据输入输出分解策略,将原电路分解为多个具有较少输入、输出的子电路,并对各子电路单独分配进化区域,实现各子电路的并行演化;... 针对演化硬件的可扩展性问题,提出了基于输入输出分解的分区分段并行在线演化机制,用于演化组合逻辑电路。依据输入输出分解策略,将原电路分解为多个具有较少输入、输出的子电路,并对各子电路单独分配进化区域,实现各子电路的并行演化;某些子电路演化完毕,其对应进化区域即可用于其他任何未演化完毕子电路的并行演化;所有子电路均演化成功后,将其进行整合得到顶层电路。在Xilinx Virtex-5 FX构建的自演化系统上,以加法器电路、乘法器电路和部分MCNC基准电路为例进行了验证。结果表明:相对于经典演化方法,该方法可以大大减少演化时间,进化出多达21个输入的组合电路。 展开更多

关键词 演化硬件 组合电路 输入输出分解 并行演化 演化算法

在线阅读 下载PDF 职称材料

基于结构的多级逻辑优化 被引量：1

8

作者 曾献君 叶以正 《计算机辅助设计与图形学学报》 EI CSCD 1993年第4期275-283,共9页

本文分析多级组合逻辑结构中各数据信号取值状态及其与之相关的信号取值状态,构造数据信号取值状态与或图。利用与或图修剪技术寻求相应逻辑结构中冗余逻辑连线。消除多级逻辑结构中冗余的逻辑连线、冗余逻辑门并进行相应的等价逻辑结... 本文分析多级组合逻辑结构中各数据信号取值状态及其与之相关的信号取值状态,构造数据信号取值状态与或图。利用与或图修剪技术寻求相应逻辑结构中冗余逻辑连线。消除多级逻辑结构中冗余的逻辑连线、冗余逻辑门并进行相应的等价逻辑结构变换,实现多级逻辑优化。该优化过程直接在多级逻辑结构上进行并保持了原逻辑结构的总体结构特征,运行时空复杂性对基本输入/输出数目依赖很少,能适应大规模数字逻辑结构优化。 展开更多

关键词 逻辑优化 结构 逻辑设计

在线阅读 下载PDF 职称材料

运用数据选择器实现组合逻辑电路设计方法 被引量：7

9

作者 邢南亮 《现代电子技术》 2007年第10期182-184,共3页

组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差。运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线... 组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差。运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线方便,工作可靠性、稳定性高。因此利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计存在不足,提高电路设计水平。 展开更多

关键词 数据选择器 组合逻辑电路 设计方法 门电路

在线阅读 下载PDF 职称材料

自适应变异比率控制在虚拟可重构结构中的应用 被引量：1

10

作者 朴昌浩 王进 +1 位作者 孙志华 汤彬彬 《高技术通讯》 EI CAS CSCD 北大核心 2010年第4期398-402,共5页

提出了一个用于基于虚拟可重构结构(VRA)的演化硬件的自适应变异参数控制方法,该方法有效且易于硬件实现。在一个完全由现场可编程门阵列(FPGA)实现的基于VRA的内部演化硬件上建立了试验平台。变异比率控制参数也编码到染色体中作为附... 提出了一个用于基于虚拟可重构结构(VRA)的演化硬件的自适应变异参数控制方法,该方法有效且易于硬件实现。在一个完全由现场可编程门阵列(FPGA)实现的基于VRA的内部演化硬件上建立了试验平台。变异比率控制参数也编码到染色体中作为附加的基因经历演化过程。通过和传统的采用固定变异比率的演化算法在演化4位偶校验函数、2位乘法器和3位乘法器的对比实验可以看出,这种采用自适应变异比率控制的演化算法的性能明显优于传统的采用固定变异比率的演化算法。 展开更多

关键词 自适应变异比率控制 虚拟可重构结构(VRA) 内部演化硬件 笛卡儿遗传程序(CGP) 组合逻辑电路

在线阅读 下载PDF 职称材料

Turbo译码器基于组合逻辑电路的低复杂度Log-MAP算法 被引量：1

11

作者 王东 李秀朋 《无线电通信技术》 2018年第3期263-267,共5页

自Turbo编码问世以来,为了实现较低复杂度和优良比特误码率(BER)性能的Turbo译码器,已经有多种简化的对数最大后验概率(Log-MAP)算法被提出。针对Log-MAP算法,提出了一种基于组合逻辑电路(CLC)的复杂度很低的硬件实现架构。该CLC架构可... 自Turbo编码问世以来,为了实现较低复杂度和优良比特误码率(BER)性能的Turbo译码器,已经有多种简化的对数最大后验概率(Log-MAP)算法被提出。针对Log-MAP算法,提出了一种基于组合逻辑电路(CLC)的复杂度很低的硬件实现架构。该CLC架构可以应用于所有现有的简化Log-MAP算法,只需将其中用于计算fc的算术模块替换为逻辑电路。通过仿真及FPGA实现验证了在相同BER性能下,使用提出的架构可以节约多达30%的硬件资源。此外,该CLC架构无需关注fc是否能用一个简单的函数描述即可硬件实现Log-MAP算法。 展开更多

关键词 组合逻辑电路(clc) 对数最大后验概率(Log-MAP) TURBO编码

在线阅读 下载PDF 职称材料

数字集成电路芯片微机检测法 被引量：1

12

作者 蒋万君 《现代电子技术》 2002年第4期18-20,共3页

用可编程并行接口 82 5 5 A设计一个 PC机的接口电路 ,该电路用来检测数字集成电路芯片的好坏 ,具有成本低、效率高。

关键词 数字集成电路芯片 微机检测法 组合逻辑电路 时序逻辑电路

在线阅读 下载PDF 职称材料

基于“异或”门的组合逻辑化简CAD

13

作者 王爱学 李春生 +1 位作者 文必龙 王东 《大庆石油学院学报》 EI CAS 北大核心 1997年第4期53-56,共4页

“异或”门电路目前已作为基本门电路使用，但组合逻辑电路ＣＡＤ大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简ＣＡＤ发展了传统的设计方法，把“异或”门作为基本逻辑门，研究出计算机自动逻辑... “异或”门电路目前已作为基本门电路使用，但组合逻辑电路ＣＡＤ大多采用以“与非”、“或非”等为基本器件的设计技术。基于“异或”门的组合逻辑化简ＣＡＤ发展了传统的设计方法，把“异或”门作为基本逻辑门，研究出计算机自动逻辑设计的实用方法。对于某些逻辑设计，进一步简化了电路，使电路成本降低，可靠性提高，同时减少了门电路的级数，提高了电路的工作速度。 展开更多

关键词 组合逻辑电路 门电路 异或门电路 CAD

在线阅读 下载PDF 职称材料

一种基于电压控制的扫描测试功耗优化方法

14

作者 张红南 文跃荣 邓榕 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2011年第1期40-43,共4页

提出了一种通过电压控制来实现扫描测试低功耗优化的方法(压控法).该方法主要采用插入门控晶体管来控制组合逻辑单元供电,从而有效地解决了在扫描测试移入过程中测试信号向组合逻辑的无用传播,由于组合逻辑的供电受到控制,因此压控法不... 提出了一种通过电压控制来实现扫描测试低功耗优化的方法(压控法).该方法主要采用插入门控晶体管来控制组合逻辑单元供电,从而有效地解决了在扫描测试移入过程中测试信号向组合逻辑的无用传播,由于组合逻辑的供电受到控制,因此压控法不仅有效降低了无用的动态功耗,同时也大大降低了由于供电所产生的漏电静态功耗.而且门控晶体管的插入对于当前设计的面积和时序影响都很小.实验结果表明,压控法对面积和延迟的影响远远小于以往插入逻辑门单元的方法,同时对功耗的优化最高可达近32%的改善. 展开更多

关键词 动态功耗 扫描测试 组合逻辑电路 测试信号 静态功耗

在线阅读 下载PDF 职称材料

自寻优模糊集的自调整模糊控制器及通用模糊控制器的硬件实现 被引量：2

15

作者 冯宏娟 王守觉 《电子学报》 EI CAS CSCD 北大核心 1993年第8期83-85,共3页

在文[1][2]的基础上,本文给出了自寻优模糊集自调整模糊控制器算法.并在这种软件设计的基础上,与文[4][5]提出的硬件构想相结合,实现了通用模糊控制器的硬件实现,其原理是用软件确定最佳的模糊集和控制规则,而用CLC连续逻辑电路实现控... 在文[1][2]的基础上,本文给出了自寻优模糊集自调整模糊控制器算法.并在这种软件设计的基础上,与文[4][5]提出的硬件构想相结合,实现了通用模糊控制器的硬件实现,其原理是用软件确定最佳的模糊集和控制规则,而用CLC连续逻辑电路实现控制作用.将这种控制器与最佳整定的DDC控制效果进行了比较,表明本文所提出的模糊控制器是简单可行的,模糊控制器对时变系统、非线性系统等有着广阔的应用前景.这种硬件具有很强的通用性,为模糊控制的进一步推广创造了条件. 展开更多

关键词 模糊控制 自调整 仿真 DDC控制

在线阅读 下载PDF 职称材料

基于故障概率的组合电路软错误率分析 被引量：2

16

作者 闫爱斌 梁华国 +1 位作者 黄正峰 袁德冉 《电子测量与仪器学报》 CSCD 北大核心 2015年第3期343-351,共9页

为了在集成电路的设计阶段进行软错误率的有效评估,建立了一种精确的单粒子瞬态故障概率模型与脉冲屏蔽模型,并提出一种基于故障概率的组合电路软错误率评估方法。通过门级仿真可得各个组合逻辑门单元信号概率,将信号概率反转以模拟故... 为了在集成电路的设计阶段进行软错误率的有效评估,建立了一种精确的单粒子瞬态故障概率模型与脉冲屏蔽模型,并提出一种基于故障概率的组合电路软错误率评估方法。通过门级仿真可得各个组合逻辑门单元信号概率,将信号概率反转以模拟故障注入,并使用提出的数据通路检索算法可得故障门到锁存器的数据通路。在数据通路上使用不同宽度的正负脉冲模拟不同能量的粒子撞击,并使用提出的单粒子瞬态脉冲屏蔽模型计算可得电路总体错误概率,最后使用提出的基于故障概率的软错误率评估方法计算可得电路总体软错误率。通过对ISCAS’89电路进行实验并与基于向量传播的方法比较,等效精度平均提高近200倍的软错误率评估速度。 展开更多

关键词 软错误率(SER) 组合电路 单粒子瞬态(SET) 扇出重汇聚 故障概率

在线阅读 下载PDF 职称材料

一种先进CMOS工艺下抗单粒子瞬态加固的与非门

17

作者 史柱 肖筱 +4 位作者 王斌 杨博 卢红利 岳红菊 刘文平 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2023年第5期114-121,共8页

先进纳米集成电路工艺的发展使得微电子器件翻转的阈值电荷不断降低,导致数字电路中由单粒子效应引起的软错误率增加。为加强集成电路中标准单元的抗辐射特性,本文提出了一种抗单粒子瞬态(single-event transient,SET)加固的与非门结构... 先进纳米集成电路工艺的发展使得微电子器件翻转的阈值电荷不断降低,导致数字电路中由单粒子效应引起的软错误率增加。为加强集成电路中标准单元的抗辐射特性,本文提出了一种抗单粒子瞬态(single-event transient,SET)加固的与非门结构。在三阱工艺下,通过将下拉网络中每一个NMOS管的衬底和源极各自短接,便有效地提高了与非门抗辐射性能,而且随着输入端数目的增加,本文提出的与非门加固效果更加明显。利用Sentaurus TCAD软件的混合仿真模式进行粒子入射仿真实验,对于与输出节点相连的NMOS管采用经过工艺校准的三维物理模型,其他MOS管采用工艺厂商提供的Spice模型。结果显示:在40 nm工艺下,当入射粒子线性能量传输(linear energy transfer,LET)值为10 MeV·cm^(2)/mg时,本文提出的2输入与非门能够在3种输入的情况下降低输出电压扰动幅度。其中在N_(2)管关闭的输入模式下,达到了对单粒子入射免疫的效果;对于3输入与非门,即使在“最坏”输入的情况下,也能使输出电压翻转幅度降低85.4%。因此,本文提出的与非门加固方法起到了显著的抗单粒子瞬态效果。 展开更多

关键词 辐射加固 单粒子瞬态 组合逻辑 与非门 工艺

在线阅读 下载PDF 职称材料

机车继电器控制电路的固定故障模型及诊断模拟

18

作者 戈金明 李治 《铁道学报》 EI CSCD 北大核心 1994年第3期31-38,共8页

本文将机车继电器控制电路等效为数字组合逻辑电路，建立了它的固定故障等效模型。引入测试区分能力的概念对通路判决法进行改进，形成更为高效的优化测试生成和诊断模拟算法。并简要介绍它在新型机车电器设备状态检测装置中的实现，证... 本文将机车继电器控制电路等效为数字组合逻辑电路，建立了它的固定故障等效模型。引入测试区分能力的概念对通路判决法进行改进，形成更为高效的优化测试生成和诊断模拟算法。并简要介绍它在新型机车电器设备状态检测装置中的实现，证明所生成的测试和模拟结果是十分有效的。 展开更多

关键词 继电器 控制电路 可靠性 电力机车

在线阅读 下载PDF 职称材料

数字检测电路和测试生成算法

19

作者 张耀华 赵明 刘梅群 《河北科技大学学报》 CAS 1994年第4期51-54,64,共5页

提出一种将任意数字组合电路转变为检测电路的方法和检测电路的测试生成算法。对数字电路中所有引线的单固定故障都能产生测试向量，计算量的上限是２（ｍ＿１＋４ｍ＿２）￣２。

关键词 线控电路 组合逻辑电路 测试生成

在线阅读 下载PDF 职称材料

下三角矩阵神经网络逻辑电路的设计

20

作者 戴文辉 沈嗣昌 《计算机学报》 EI CSCD 北大核心 1995年第9期686-693,共8页

由于人工神经网络的卓越优点，为制造超高速、高可靠和可编程的数字集成电路提供了新途径．具有下三角形连接矩阵的Ｈｏｐｆｉｅｌｄ模型在同一输入下仅有唯一的平衡点．本文将讨论基于这种网络模型的组合逻辑电路的逻辑设计方法，以最... 由于人工神经网络的卓越优点，为制造超高速、高可靠和可编程的数字集成电路提供了新途径．具有下三角形连接矩阵的Ｈｏｐｆｉｅｌｄ模型在同一输入下仅有唯一的平衡点．本文将讨论基于这种网络模型的组合逻辑电路的逻辑设计方法，以最小化神经元个数为目标的启发式优化算法及权电阻网络参数的计算方法． 展开更多

关键词 逻辑电路 设计 神经网络 三角矩阵

在线阅读 下载PDF 职称材料